搜索到446篇“ 相位累加器“的相关文章
全部数字资源类型
相关度排序
多位数相位累加器
本申请提供一种多位数相位累加器。包括：复位控制模块、级联分频器模块和同步输出模块；所述级联分频器模块包括真单相时钟分频器子模块和电流模逻辑分频器子模块；所述复位控制模块与所述级联分频器模块连接，用于产生正相置位信号和反相...
李秀萍肖磊磊
一种基于相位累加器的授时型接收机高精度频率同步方法
本发明涉及一种基于相位累加器的授时型接收机高精度频率同步方法，属于利用相位累加器进行授时型接收机频率同步技术领域。技术方案：利用直接数字频率合成器的时钟源信号与频率合成信号间的周期性单调变化的相位差关系，进行相位差检测及...
葛玉龙贾兆旻刘闫龙曹新运沈飞
应用于全数字PLL的低功耗相位累加器
本发明公开了应用于全数字PLL的低功耗相位累加器，包括有异步计数器、同步计数器、延时采集模块和同步输出模块，所述异步计数器的输出端连接至同步计数器的输入端，所述延时采集模块用于采集异步计数器和同步计数器的信号，所述同步输...
潘少辉胡胜发
文献传递
串联型多相相位累加器
本发明公开了一种串联型多相相位累加器,该多相相位累加器包括1个相位累加器、N‑1个相位加法器、N个D触发器阵列、N‑2个1级D触发器阵列，1个流水线D触发器阵列；第一相位加法器至第N‑1相位加法器与相位累加器依次串联；所...
黄光明程振洪严建桥
文献传递
一种基于相位累加器的分数分频器
本实用新型公开了一种基于相位累加器的分数分频器，包括：频率控制字模块，用于确定相位累加器每次相位的递增量；N位相位累加器，与所述频率控制字模块相连，用于在系统时钟的触发下进行相位的累加，并把累加的相位输出；分频电路，与所...
刘晓强李毅陈松
文献传递
基于DDS相位累加器地址修正的MSK调制信号生成方法
本发明公开了一种基于DDS相位累加器地址修正的MSK调制信号生成方法。其实现步骤是：（1）设定产生载波与数据DDS信号的各个相位累加器值；（2）读入N位并行数据并进行串并转换后得到串行序列Y；（3）分别调整Q路数据输出地...
袁晓光冯冬竹何晓川白渊杰邓鉴
文献传递
串联型多相相位累加器
本发明公开了一种串联型多相相位累加器, 该多相相位累加器包括1个相位累加器、N-1个相位加法器、N个D触发器阵列、N-2个1级D触发器阵列，1个流水线D触发器阵列；第一相位加法器至第N-1相位加法器与相位累加器依次串联；...
黄光明程振洪严剑桥
应用于全数字PLL的低功耗相位累加器
本发明公开了应用于全数字PLL的低功耗相位累加器，包括有异步计数器、同步计数器、延时采集模块和同步输出模块，所述异步计数器的输出端连接至同步计数器的输入端，所述延时采集模块用于采集异步计数器和同步计数器的信号，所述同步输...
潘少辉胡胜发
文献传递
DDS分相存储相位累加器的资源优化技术研究被引量：6
2015年
分相存储技术是近年来提出的一种利用物理存储资源换取系统工作速度提高的技术,采用该技术的DDS往往消耗大量的逻辑资源。针对DDS分相存储技术在实际应用中消耗过多资源的问题,从逻辑层面出发,分析了该结构实际应用的难点,提出了一种串联型多相相位累加器结构以弥补分相存储技术在实际应用方面的不足。以四相存储相位累加器的优化为例,通过对比优化前后逻辑资源的占用比例,证明在不影响性能的前提下该优化结构有助于降低19.6%组合逻辑资源开销。最后成功地将该优化结构应用于500MSPS波形合成,验证了它的实用价值。
程振洪黄光明
关键词：结构优化
低功耗流水线结构的相位累加器
本发明公开了一种低功耗流水线结构相位累加器，摒弃传统结构中通过级联D触发器增加延时的方法，通过改变频率控制字单元中D触发器的时钟信号来调节延时，从而减少频率控制字单元中D触发器数量，降低功耗。对于M级流水线结构的N比特相...
陈建武吴旦昱周磊刘新宇武锦金智
文献传递
加载更多 ∨

相关作者

王悦
作品数：764被引量：0H指数：0
供职机构：北京普源精电科技有限公司
研究主题：示波器 数字示波器 波形 信号发生器 测量仪器
王铁军
作品数：738被引量：0H指数：0
供职机构：北京普源精电科技有限公司
研究主题：示波器 数字示波器 波形 信号发生器 测量仪器
李维森
作品数：736被引量：0H指数：0
供职机构：北京普源精电科技有限公司
研究主题：示波器 数字示波器 波形 信号发生器 测量仪器
丁新宇
作品数：50被引量：0H指数：0
供职机构：北京普源精电科技有限公司
研究主题：信号发生器 相位累加器 频率控制字 乘法器 控制字
刘科
作品数：171被引量：151H指数：6
供职机构：电子科技大学
研究主题：任意波形发生器 采样时钟 波形 采样率 波形合成