您的位置: 专家智库 > >

国家重点基础研究发展计划(G19990329)

作品数:4 被引量:5H指数:2
相关作者:于倩张铁军王东辉侯朝焕邵洋更多>>
相关机构:中国科学院九江学院清华大学更多>>
发文基金:国家重点基础研究发展计划国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 4篇电子电信

主题

  • 2篇定制
  • 2篇定制设计
  • 2篇英文
  • 2篇寄存器
  • 2篇寄存器堆
  • 1篇电路
  • 1篇端口
  • 1篇子空间
  • 1篇互连
  • 1篇互连线
  • 1篇集成电路
  • 1篇二维DCT
  • 1篇VLSI
  • 1篇CMOS
  • 1篇DCT
  • 1篇KRYLOV...
  • 1篇改进型

机构

  • 4篇中国科学院
  • 1篇九江学院
  • 1篇清华大学

作者

  • 3篇侯朝焕
  • 3篇王东辉
  • 3篇张铁军
  • 3篇于倩
  • 1篇杨华中
  • 1篇罗嵘
  • 1篇汪蕙
  • 1篇张振
  • 1篇李伟
  • 1篇邵洋

传媒

  • 2篇微电子学与计...
  • 1篇半导体技术
  • 1篇计算机工程

年份

  • 1篇2007
  • 1篇2006
  • 1篇2005
  • 1篇2002
4 条 记 录,以下是 1-4
排序方式:
6端口CMOS寄存器堆设计(英文)被引量:3
2005年
高性能超标量处理器完成多条指令并行,需要寄存器堆提供多端口、高速访问。本文介绍一个0.18μmCMOS工艺下的四读二写6端口寄存器堆的全定制设计,它采用改进的多端口存储器单元结构和基于NAND结构的低功耗译码器,并且设计了内部时钟生成部件来提高工作频率。寄存器堆通过功能验证和性能测试,可以工作在450MHz频率上,功耗为36mW,面积0.06mm2,参考综合结果具有高速、低功耗和面积小的特点。
于倩王东辉张铁军侯朝焕
关键词:寄存器堆VLSI定制设计
可写穿的16端口存储单元定制设计(英文)
2006年
为使高性能超标量处理器能够完成多条指令并行,寄存器堆需要提供多端口的高速访问。文章介绍了一种可写穿的16端口寄存器堆存储单元设计,在1.8V0.18μmCMOS工艺下,该存储单元的10个读口和6个写口均可以独立访问。存储单元设计中考虑了紧凑性、可靠性和功耗问题,并且制定了长线规划来减少版图设计中串扰噪声对功能的影响。仿真结果表明,该存储单元可以作为一种更优的实现方法,工作在500MHz主频下的寄存器堆内。
于倩王东辉张铁军侯朝焕
关键词:寄存器堆定制设计
基于媒体指令的二维DCT快速计算被引量:2
2007年
二维DCT变换是视频编码协议H.264和MPEG系列标准的主要运算之一。传统的处理器中的运算无法满足视频编/解码的实时性要求。针对二维DCT变换,该文提出了和媒体指令相适应的数据结构和计算方法,最大限度地利用媒体指令的运算能力,在软件设计时避免了数据相关带来的性能下降。实验证明这种快速计算的实现方法能够满足视频应用的实时要求,为编译器设计提供了具有实用性的参考。
于倩邵洋张铁军王东辉李伟
关键词:DCT
具有频率展开点选择功能的改进型MPVL算法
2002年
在Krylov子空间基础上发展起来的MPVL算法已被广泛用来处理互连线的模型约减问题。当互连线模型包含电感时,频率展开点变得至关重要但却难以确定。为此,本文提出了一个简单而有效的频率展开点选择方法。对实际的互连线模型所做的数值实验结果证明了该准则的有效性和鲁棒性。
张振杨华中罗嵘汪蕙侯朝焕
关键词:KRYLOV子空间互连线集成电路
共1页<1>
聚类工具0