国家自然科学基金(61170009)
- 作品数：16 被引量：48H指数：5
- 相关作者：张伟功朱晓燕周继芹邓哲邱柯妮更多>>
- 相关机构：首都师范大学北京交通大学中国空间技术研究院更多>>
- 发文基金：国家自然科学基金北京市自然科学基金北京市教委科学研究与科研基地建设项目更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于UM-BUS总线的可重构缓存机制的研究与设计
- 2014年
- 为提高动态可重构高速串行总线UM-BUS的带宽利用率,通过分析UM-BUS总线数据访问和传送的特点,提出了一种有效可行的两级缓存管理算法,并采用该算法设计了一种静态可重构的数据高速缓存机制。该缓存机制采用了驱动级缓存以及可重构缓存的技术,在UM-BUS总线控制器的驱动程序中得到实现。实验结果表明,该缓存机制能长时间的安全稳定地运行,且有效地提高总线带宽利用率,验证了该缓存机制的正确性和有效性。
- 杨小林张伟功
- 关键词：可重构高速串行总线高速缓存
- 基于PCIE总线主模式DMA高速数据传输系统设计被引量：9
- 2015年
- 介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。
- 李超邱柯妮张伟功罗俊鹏徐远超
- 关键词：PCIE数据传输系统DMA高速串行总线
- 基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用被引量：2
- 2015年
- 动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。
- 李昱青邱柯妮张伟功徐远超
- 关键词：DMA数据传输测试系统
- UM-BUS总线及接入式体系结构被引量：7
- 2015年
- 本文针对航天航空等领域综合电子系统在小型化、一体化设计及信息综合利用等方面的需求,提出一种可动态重构的高速串行通信总线(UM--BUS),采用N(≤32)通道并发传输,通信速率可达6.4Gbps,采用总线型拓扑结构,最大通信距离40m,支持最多30个节点直接互连,具有远程存储访问能力,采用命令应答式协议提供QoS与实时性保证;通过并发通道相互冗余与动态重构,在允许50%性能降低的情况下,能够对N/2通道故障动态容错.在UM-BUS总线基础上,本文提出一种新型的"接入式"体系结构模型,在不改变系统逻辑结构的前提下,能够突破机箱结构限制,将逻辑功能分散嵌入到控制测量对象内部,实现功能模块"接入即用",使得综合电子系统一体化设计成为可能.
- 张伟功周继芹李杰王晶丁瑞邓哲王嘉佳杜瑞
- 关键词：综合电子系统冗余容错
- 基准集在嵌入式系统性能分析中的应用被引量：4
- 2015年
- 为准确评估嵌入式系统性能,量化分析嵌入式系统中关键部件对嵌入式系统整体性能的影响,充分发挥嵌入式处理器的性能,提出基于CoreMark基准集的嵌入式系统性能分析方法。基于开源的Leon2处理器,搭建一套用于工业控制的嵌入式系统;分析CoreMark基准集的特点和结构,将CoreMark基准集移植到嵌入式系统中;分析嵌入式系统可配置的关键部件,运用对比策略进行性能测试,得到嵌入式系统中关键部件的性能加速比,对嵌入式系统进行宏观和微观的性能分析。
- 王芳良张伟功于立新周海洋庄伟
- 关键词：嵌入式系统性能分析
- 一种新型的动态可重构总线时间同步方法被引量：3
- 2016年
- 动态可重构总线是一种面向嵌入式系统的高速串行总线,为实现总线系统中各主节点的时间同步,解决多主仲裁中对时间精度的要求,设计了一种时间同步方案:时间主节点通过时间广播包形式向其它节点周期发送自己的时间信息;时间从节点利用通道检测时的三次握手过程计算出通道传输延迟,对收到的时间码信息进行修正后,各节点根据修正后的广播时间来校对自己的时间,从而达到各节点间的时间同步.经过通道速率为100 Mb/s的实际系统的仿真测量,节点同步时间误差在100ns左右.
- 李超邱柯妮张伟功张少楠
- 关键词：高速总线时间同步故障检测嵌入式系统
- 动态可重构总线测试系统的模块设计
- 2015年
- 动态可重构总线UM-BUS是一种以多通道并发冗余实现动态容错的新型高速串行总线,其测试系统通过对总线数据的采集和处理,完成无过滤监听数据、总线状态分析等测试功能.总线测试系统针对有效带宽为149.5MB/s的8通道UM-BUS总线,设计高速缓存方案和通信方案,主要通过对数据的分类多级缓存和USB3.0传输方式,实现PC对总线数据的实时采集.结果表明,测试系统能够对UM-BUS总线的高速数据进行实时采集和存储,数据可靠性也得到验证,为实现总线状态分析和有过滤监听等功能做好准备.
- 陕天龙张家祺周继芹
- 关键词：测试系统数据采集高速缓存USB3.0
- 面向卫星数据系统的SpaceWire应用模型仿真研究被引量：5
- 2015年
- 针对我国未来航天应用的需要,建立了SpaceWire总线在卫星在轨数据系统应用的半物理仿真平台,对SpaceWire总线的仿真应用模型进行了设计与实现.仿真系统采用了冗余容错结构,在节点故障时,能够通过Dijkstra算法重新计算最优通信路径,对路由表进行动态重构,实现对节点故障的动态容错.另外,通过对SpaceWire总线的通信性能测试结果的分析研究指出,SpaceWire总线在卫星在轨数据系统中可以用于提高总线数据传输的带宽和实时性,然而总线系统的基础可靠性还应当由1553B总线来提供.
- 朱晓燕陶利民张伟功底素然
- 新型总线中并行CRC算法的设计与实现被引量：11
- 2013年
- 为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器。在此基础上,给出了它的FPGA实现方案和仿真结果。该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道。
- 杜瑞张伟功邓哲朱晓燕
- 关键词：故障容错高速串行总线
- UM-BUS总线传输系统的建模与仿真
- 2015年
- UM-BUS(动态可重构高速串行总线)是一种基于故障实时检测和动态重构的新型多通道高速串行总线。UM-BUS总线的传输介质为屏蔽双绞线,传输通道采用MLVDS(TIA/EIA-899-2002)信号传送方式,能够支持多个节点设备直接连接。基于传输线理论,采用Hyperlynx建立了UM-BUS总线物理线路的电阻隔离型、电容隔离型、阻容隔离型3种传输模型,并对仿真眼图及实测眼图进行了分析,确定了UM-BUS总线物理链路模型,为进一步研究UM-BUS总线传输系统提供了支持。
- 王钊张伟功
- 关键词：眼图HYPERLYNX
