您的位置: 专家智库 > >

国家教育部博士点基金(20094307120007)

作品数:5 被引量:6H指数:1
相关作者:唐遇星张民选贾小敏齐树波付桂涛更多>>
相关机构:国防科学技术大学更多>>
发文基金:国家教育部博士点基金国家自然科学基金国家科技重大专项更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 5篇期刊文章
  • 2篇会议论文

领域

  • 6篇自动化与计算...
  • 1篇电子电信

主题

  • 4篇进制
  • 4篇二进制
  • 4篇二进制翻译
  • 3篇应用程序
  • 3篇模拟误差
  • 2篇准确率
  • 2篇模拟器
  • 2篇PROFIL...
  • 2篇CACHE
  • 1篇电路
  • 1篇亚微米
  • 1篇亚微米工艺
  • 1篇三维集成电路
  • 1篇深亚微米
  • 1篇深亚微米工艺
  • 1篇体系结构
  • 1篇微处理器
  • 1篇微米
  • 1篇微米工艺
  • 1篇集成电路

机构

  • 7篇国防科学技术...

作者

  • 7篇唐遇星
  • 4篇赵天磊
  • 4篇付桂涛
  • 4篇齐树波
  • 4篇贾小敏
  • 4篇张民选
  • 2篇徐炜遐
  • 2篇窦强
  • 2篇王玉
  • 1篇任静

传媒

  • 2篇计算机研究与...
  • 1篇计算机学报
  • 1篇计算机工程与...
  • 1篇电子科技大学...

年份

  • 1篇2013
  • 2篇2012
  • 4篇2011
5 条 记 录,以下是 1-7
排序方式:
高准确率的应用程序行为分析方法
2011年
模拟是体系结构研究的重要手段。由于模拟的速度非常慢,有研究提出利用动态二进制翻译技术(DBT)提取程序的代表性模拟点,对代表性模拟点进行详细模拟即可获取程序的准确性能参数,从而缩短模拟时间。然而相关研究并未考虑DBT方法对模拟结果准确度的影响。实验发现,对于某些程序,DBT加速方法会给模拟结果带来近20%的误差。为消除误差,系统分析了引起指令踪迹差异的原因,并提出了一系列消除这些差异的方法。实验结果证实,利用该文提出的方法,可以在不影响DBT方法性能的同时,保证其与传统模拟方法具有完全相同的精确度。
赵天磊唐遇星齐树波付桂涛贾小敏张民选
关键词:PROFILE二进制翻译模拟误差
利用动态二进制翻译加速应用程序行为特征分析被引量:6
2012年
应用程序运行时典型行为特征分析的一种重要方法是SimPoint,但是为SimPoint生成基本块向量剖析(basic block vector profile,BBV profile)文件非常耗时.首先提出了一个利用动态二进制翻译技术生成BBVprofile的通用框架DBT-BBV,然后详细分析了几种降低开销的优化技术,最后基于DBT-BBV和提出的优化技术设计实现了一个高效的BBVProfile收集工具QPoint.利用SPEC2006测试程序集评估了所提出的优化技术和QPoint的性能和开销.与现有工具相比,QPoint有两个优势:①QPoint的性能高于现有工具,在普通PC机上最高速度为292MIPS,平均速度为109MIPS,BBV Profile收集的平均开销小于4%,在同类工具中最低;②QPoint支持众多体系结构平台,包括x86/x86_64,ARM,POWER,SPARC,MIPS等,并且可跨指令集收集BBVProfile.结果显示,动态二进制翻译技术在应用程序行为特征分析加速方面具有非常好的效果.
赵天磊唐遇星付桂涛贾小敏齐树波张民选
关键词:二进制翻译PROFILE
深亚微米工艺下片上存储结构的体系结构级功耗模型
2012年
半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题.片上存储结构作为微处理器的重要组成部分,在微处理器总功耗中占据了很大的比重.Wattch为片上存储结构提供了动态功耗模拟模型,但不能反映最新的结构和工艺变化.结合CACTI中存储结构的峰值功耗估算模型,改进了Wattch中存储结构的动态功耗模拟模型,不仅扩展了模型适用的工艺范围,也反映了10年间存储结构的改进.利用改进的模型探索了片上存储结构在深亚微米工艺下的功耗.
任静唐遇星徐炜遐
关键词:微处理器功耗体系结构深亚微米
一种支持Subcacheline结构的三维Cache模拟器的设计
2013年
Cache设计中存在大量的全局互联连线,而三维集成电路技术可以有效地解决深亚微米芯片设计中互联延迟问题。目前已经提出了多种三维Cache结构。在已有的工作基础上,提出了一种新的三维Cache结构——Subcacheline,以及相关功耗延迟模拟工具——3DSCacti。3DSCacti通过遍历分割的子阵列设计空间,根据成本函数进行Cache设计优化。将已有的三维Cache模拟器同3DSCacti优化结果进行对比,实验结果表明,该模拟器可以有效地扩展三维Cache的设计空间。最后,分析了不同工艺条件下模拟器的优化结果。
王玉唐遇星窦强
关键词:三维集成电路CACHE模拟器
程序执行的精确重现技术及其在体系结构模拟中的应用
2011年
近年来有研究提出利用动态二进制翻译技术(Dynamic Binary Translation,DBT)加速程序代表性模拟点的提取,然而这些研究并未考虑DBT方法对模拟结果准确度的影响.实验发现,对于某些程序,DBT加速方法会带来将近20%的误差.经分析,误差的根源在于程序在DBT执行和模拟执行时执行踪迹有巨大差异,即程序执行踪迹的不可重现性.本文系统地分析了引起程序执行踪迹不可重现的原因,提出了解决方法.实验证实,利用文中提出的方法,可以在不影响性能的情况下,实现程序执行踪迹的精确重现,从而保证DBT方法与传统模拟方法具有完全相同的精确度.
赵天磊唐遇星徐炜遐付桂涛齐树波贾小敏张民选
关键词:模拟误差二进制翻译
一种支持subcacheline结构的三维cache模拟器的设计
三维集成电路技术可以有效地解决深亚微米芯片设计中互联延迟问题,cache设计中存在大量的全局互联连线。目前已经提出了多种三维cache结构。本文在已有的工作基础上,提出了一种新的三维cache结构--subcacheli...
王玉唐遇星窦强
关键词:CACHE模拟器
文献传递
一种高准确率的应用程序行为分析方法
模拟是体系结构研究的重要手段。由于模拟的速度非常慢,有研究提出利用动态二进制翻译技术(DBT,Dynamic Binary Translation)提取程序的代表性模拟点,以缩短模拟时间。只需对这些代表性模拟点进行详细模...
赵天磊唐遇星齐树波付桂涛贾小敏张民选
关键词:模拟误差二进制翻译
文献传递
共1页<1>
聚类工具0