“核心电子器件、高端通用芯片及基础软件产品”国家科技重大专项(2009ZX01034-002-004-007002)
- 作品数：4 被引量：26H指数：2
- 相关作者：乔树山黑勇韩越王晨光任高峰更多>>
- 相关机构：中国科学院微电子研究所更多>>
- 发文基金：国家科技重大专项国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- SNOW 3G算法和ZUC算法在FPGA上的性能对比被引量：1
- 2013年
- SNOW 3G算法和ZUC算法都是3GPP LTE安全性算法的核心,已成为第四代移动宽带通信加密标准。SNOW 3G算法由于提出时间较早,现已被广泛采用。ZUC算法是我国自主设计的流密码算法,于2011年被采纳为国际加密标准。为了对比两种加密算法在FPGA上的性能,在分析两种算法结构的基础上,提出两种算法的FPGA设计方案并实现,使用Modelsim软件进行仿真,将仿真结果与C语言模型对比验证设计的正确性,最后使用QuartusⅡ软件进行综合。仿真和综合的结果表明,ZUC算法的FPGA设计的数据吞吐率小于SNOW 3G算法的FPGA设计,然而前者资源开销仅为后者的1/3,并且在功耗开销方面,对于相同的数据吞吐率,前者比后者小63%。
- 韩越黑勇乔树山
- 关键词：SNOW现场可编程逻辑器件性能对比
- 分组密码算法SM4的低复杂度实现被引量：21
- 2013年
- 针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55%,基于SMIC 0.18μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现100 Mb/s的数据吞吐量。实验结果表明,该结构可以有效地降低SM4算法的实现复杂度。
- 王晨光乔树山黑勇
- 关键词：分组密码算法低复杂度现场可编程门阵列
- 一种资源优化的祖冲之算法的硬件实现方法被引量：3
- 2013年
- 祖冲之(ZUC)算法是我国自主设计的流密码算法,该算法在2011年12月被3GPP LTE采纳为国际加密标准,即第四代移动通信加密标准。目前,基于祖冲之算法的FPGA设计在国内外引起了广泛的关注。本文在实现祖冲之加/解密系统的基础上,提出了一种资源优化的祖冲之算法的硬件实现方法。该方法优化了原祖冲之算法中对S盒进行并行寻址的逻辑,采用分时复用的寻址逻辑。经过仿真与综合,结果表明本文提出的方法大幅降低了系统的资源开销,当复用的寻址逻辑最多时,系统的资源开销可以降低45%。
- 韩越黑勇乔树山
- 关键词：加解密FPGA资源优化
- 祖冲之算法分析及其硬件实现被引量：1
- 2013年
- 详细分析了3GPP LTE国际加密标准祖冲之(ZUC)算法的结构及其硬件实现过程。ZUC流式加密算法采用了线性反馈移位寄存器(LFSR),比特重组(BR)和非线性函数F的三层结构设计,具有很高的安全性。同时,ZUC算法在设计时就充分考虑了软硬件实现的低复杂度,因此非常适合于硬件实现。ZUC算法在Altera的Cyclone FPGA上实现,需要2 013个逻辑单元,不需要存储器。在中芯国际SMIC 0.18μm的CMOS工艺上实现的芯片面积为109 823μm2。
- 任高峰乔树山黑勇
- 关键词：线性反馈移位寄存器非线性函数ASIC
