北京市教委科技计划面上项目(KM200510772007)
- 作品数：2 被引量：0H指数：0
- 相关作者：仇玉林杨曙辉李学华更多>>
- 相关机构：北京信息科技大学中国科学院微电子研究所更多>>
- 发文基金：国家自然科学基金北京市属高等学校中青年骨干人才培养计划北京市教委科技计划面上项目更多>>
- 相关领域：电子电信更多>>
- 利用CMOS模拟电路设计实现的新型概率译码器
- 2009年
- 利用CMOS模拟电路设计了模拟概率计算模块,并以此为基础,通过晶体管级的模拟电路设计,构造了(5,2,3)网格码完整的新型模拟概率译码器,给出了模拟译码器的译码性能。当信噪比大于4.8dB时,对于950 kHz的输入信号,输出没有错误。当输入信号为6MHz时,误码率约为10^(-4)。在5 V工作条件下,译码器功耗为2.957mW。测试结果表明,在速度一定的条件下,与采用数字电路实现的译码器相比,该模拟译码嚣的功耗和芯片面积至少减少了一个数量级。该设计方法适用于实现网格码、Turbo码以及LDPC码等的模拟译码器。
- 杨曙辉李学华仇玉林
- 关键词：网格码TURBO码LDPC码
- 一种(5,2,3)网格码CMOS电路模拟译码器
- 2009年
- 基于后验概率算法,采用CMOS工艺,通过晶体管级的模拟电路设计,构造了完整的(5,2,3)网格码模拟概率译码器。详细分析了部分单元电路的工作原理,并给出了模拟译码器的译码性能。当信噪比大于4.8dB时,对于950KHz的输入信号,输出没有错误。当输入信号为6MHz时,误码率约为10^(-4),工作速度最大可达20MHz。在5V工作条件下,译码器功耗为2.957mW。模拟结果表明,在速度一定的条件下,与采用数字电路实现的译码器相比,该模拟译码器在功耗和芯片面积上至少减少了一个数量级。该文的设计方法也适用于设计Turbo码、LDPC码等的模拟概率译码器,有望在功耗和芯片面积等方面得到良好的改善。
- 杨曙辉李学华仇玉林
- 关键词：网格码TURBO码LDPC码
