国家自然科学基金(61103008)
- 作品数：5 被引量：1H指数：1
- 相关作者：虞志益张家杰于学球俞政欧鹏更多>>
- 相关机构：复旦大学更多>>
- 发文基金：国家自然科学基金国家科技重大专项上海市青年科技启明星计划更多>>
- 相关领域：自动化与计算机技术自然科学总论更多>>
- 基于65nm工艺的高性能低功耗处理器设计
- 2012年
- 研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点。在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数。在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制。在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗。测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍~70倍。
- 权衡肖瑞瑾欧鹏尤凯迪黄贝虞志益
- 关键词：门控时钟多阈值
- 基于多核平台的长期演进信道估计器设计
- 2013年
- 设计一种基于多核平台的长期演进下行链路信道估计器。对任务进行划分,分解为多个子任务,根据子任务之间的相对通信量,将子任务映射至13个处理器核上,综合运用共享内存及NoC消息传递2种方式进行核间通信,实现多核协同工作,并使用扩展的寄存器堆文件、SIMD数据通路特性、平衡单核计算负载量等方式优化设计。性能分析结果表明,该信道估计器可达到678 Mb/s的吞吐率。
- 贺茂飞于学球张家杰俞政虞志益
- 关键词：信道估计器多核处理器长期演进核间通信
- 基于扩展寄存器与片上网络的运算阵列设计被引量：1
- 2013年
- 为提高多核处理器性能,在传统硬件加速部件的基础上,提出一种新型的运算阵列设计方案。将运算阵列与多核处理器的通信端口映射在扩展寄存器地址空间上,实现阵列与多核处理器的紧密耦合。通过片上网络连接各个运算单元,实现运算阵列的灵活配置和高度共享。在实验系统上实现1 024点快速傅里叶变换和H.264解码器,结果表明,与纯软件实现相比,该方案能使处理器性能和功耗都有所改善。
- 张家杰欧鹏俞政于学球虞志益
- 关键词：多核处理器片上网络快速傅里叶变换
- 基于存储计算的可重构加速架构设计
- 2016年
- 为降低存储墙以及传统的冯诺依曼瓶颈对计算系统高性能和低功耗设计带来的影响,提出一种基于存储计算的硬件加速架构。将排列规则的存储阵列转化为可重构的计算源,在保证原来存储功能的情况下,完成特定运算,实现存储和计算的双重功能;采用后台数据传输机制隐藏处理器和片外存储计算逻辑通信的延时,充分利用存储器的块状组织结构,以高带宽实现不同任务的并行计算,提高系统性能。实验结果表明,相对于传统的加速结构,采用该架构可以使系统以低于2%的硬件开销,提升至少2倍性能。
- 朱世凯虞志益
- 关键词：处理器加速器并行计算
- 基于多层网络的片上网络可靠测试结构
- 2015年
- 为解决片上网络测试问题,提出高可靠高并行度的片上网络测试结构。使用多层网络,在普通的片上网络上增加全局的广播网络和汇集测试结果的汇集网络。利用其冗余特性,有效保证测试部件的可靠性,同时提高并行度,节约测试时间。提出完备的路由器内测试方法,结合多层网络实现全面的片上网络测试。实验结果表明,该多层网结构在100核时的面积开销比内建自修复(BISR)结构减小56%,并且其测试时间比BISR结构减少85.8%,测试覆盖率达到100%。
- 俞剑明周炜虞志益
- 关键词：多核处理器片上网络多层网络
