国家部委预研基金(41308010408)
- 作品数：3 被引量：6H指数：2
- 相关作者：刘明业魏本杰周艺华杨珂张晓昆更多>>
- 相关机构：北京理工大学北京电子科技学院更多>>
- 发文基金：国家部委预研基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- JPEG2000自适应算术编码器FPGA设计被引量：3
- 2005年
- 研究JPEG2000标准中自适应算术编码器的硬件实现问题,提出一种适合ASIC实现的并行结构,并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述;并以XILINXXC2V8000-5FF1152为基础,在ISE5.2下完成综合及后仿真.在整个JPEG2000设计中,最高工作时钟66MHz,自适应算术编码器处理速度可达到0.25bit/cycle.
- 杨珂刘明业
- 关键词：JPEG算术编码器图像压缩硬件描述语言
- 快速3D DWT核心算法的VLSI并行化设计被引量：1
- 2006年
- 通过深入研究三维离散小波变换(3D DWT)核心算法,将其分解为3个一维的小波变换(1D DWT).在完成3D DWT软件实现的基础上,提出了一种并行化设计的VLSI结构,由3个片上双口RAM存储中间结果并进行矩阵转置,建立了3个1D DWT组成的流水化模型,设计中利用有限状态机(FSM)控制流程.仿真实验证明,设计方法正确有效,处理速度比串行方式提高约66%,工作频率达59 MHz,可满足视频编码器的实时性要求.
- 魏本杰刘明业周艺华成宝栋
- 关键词：并行化设计有限状态机
- 适于硬件实现的3D SPIHT算法优化设计被引量：2
- 2006年
- 通过对一种可精确控制压缩率的三维多分等级树(3D SPIHT)编码算法的分析,为提高编码速度,改进了3D SPIHT的算法结构,简化了动态分配内存的链表结构,采用位图映射的方式固定分配内存,可减少内存86.6%,无需进行硬件难以实现的链表操作.变三维地址为线性地址,并在预处理时建立子代最大值映射表,减少了零树判断的时间.实验结果证明,与原算法相比,当压缩比小于26.7时,优化后算法的速度提高了10倍以上,为进一步的VLSI设计奠定了基础.
- 魏本杰刘明业张晓昆周艺华
