您的位置: 专家智库 > >

上海市“科技创新行动计划”(08706200101)

作品数:5 被引量:7H指数:1
相关作者:来金梅陈利光段欣陈更生孙峥更多>>
相关机构:复旦大学北京航天飞行控制中心更多>>
发文基金:上海市“科技创新行动计划”国家高技术研究发展计划国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 3篇电子电信
  • 2篇自动化与计算...

主题

  • 2篇阵列
  • 2篇系统芯片
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇芯片
  • 2篇门阵列
  • 2篇进化
  • 2篇可编程门阵列
  • 2篇可编程系统
  • 2篇编程
  • 2篇编程系统
  • 1篇单粒子
  • 1篇单粒子翻转
  • 1篇循环冗余校验
  • 1篇硬核
  • 1篇硬件
  • 1篇硬件加速
  • 1篇硬件加速器
  • 1篇运动搜索
  • 1篇冗余

机构

  • 5篇复旦大学
  • 2篇北京航天飞行...

作者

  • 3篇陈利光
  • 3篇来金梅
  • 2篇段欣
  • 1篇赵文庆
  • 1篇王伶俐
  • 1篇陈志辉
  • 1篇周学功
  • 1篇周灏
  • 1篇杨华秋
  • 1篇卜海祥
  • 1篇许海峰
  • 1篇孙峥
  • 1篇陈更生
  • 1篇崔鹏
  • 1篇王健

传媒

  • 4篇计算机工程
  • 1篇复旦学报(自...

年份

  • 3篇2011
  • 2篇2010
5 条 记 录,以下是 1-5
排序方式:
基因算法加速器与芯片级进化研究被引量:1
2011年
为改进芯片级进化速度,提出在可进化系统芯片FDP2009-2-SOPC中嵌入基因算法加速器的思想。采用硬件随机数方法优化芯片级进化中的基因算法,通过改变嵌入式CPU中的基因操作,优化芯片级进化流程。在包含基因算法加速器的可进化系统芯片FDP2009-2-SOPC上进行流片测试,结果表明,该基因算法加速器的性能及芯片级进化速度有较大提升。
卜海祥杨华秋段欣陈利光来金梅鲍丽春
关键词:可进化硬件基因算法
一种SEU硬核检测电路的设计与实现被引量:1
2011年
现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FPGA配置单元进行周期性重复擦写而不能连续检错纠错。为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路。该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续回读循环冗余校验(CRC)。在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息。
崔鹏陈利光来金梅周灏鲍丽春
关键词:现场可编程门阵列单粒子翻转循环冗余校验片上可编程系统
一种基于降采样的块匹配三步搜索改进算法被引量:4
2010年
在视频图像处理中,运动估计对于提高视频信号去隔行和降噪的效果具有举足轻重的作用,是整个运动补偿视频图像处理算法的关键部分.在视频处理芯片的硬件实现中,运动估计的性能和算法复杂度直接决定了芯片的速度、面积和功耗;同时,运动估计在视频图像编码中也同样决定了整个编码算法的效率.在新三步算法的基础上权衡运动估计算法的性能和运算复杂度,提出了一种块内降采样的搜索算法(down-sampled diamond NTSS,DSD-NTSS).该算法利用图像的局部相似性特征,对搜索块的内部像素采用交叉采样方式做块匹配的运算以降低算法复杂度.仿真结果表明,在保证了同等的图像处理质量的情况下,该算法与新三步法相比运算量降低了一半左右;而与全搜索、菱形搜索、三步搜索等其他快速算法相比,该算法在性能和算法复杂度上的综合表现更为优秀.
许海峰赵文庆孙峥陈更生
关键词:运动搜索
可进化芯片的FPGA接口设计与实现被引量:1
2011年
针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。
段欣陈利光王健来金梅鲍丽春
关键词:可编程系统芯片硬件加速器
基于量子模型的快速FPGA布局算法
2010年
为能在全局范围内快速搜索到优化的布局结果,提出一种基于量子模型的布局算法,并结合传统模拟退火算法实现FPGA布局。测试结果表明,相比VPR布局算法,该算法的布局运行速度平均提高了2倍以上,时序性能提升了2%,且随着FPGA芯片和电路规模的不断增大,能有效提高FPGA的软件运行效率。
陈志辉周学功王伶俐
关键词:现场可编程门阵列量子模型模拟退火算法
共1页<1>
聚类工具0