国家自然科学基金(69976035)
- 作品数：3 被引量：17H指数：2
- 相关作者：陈潮枢李晓民仇玉林罗家俊更多>>
- 相关机构：中国科学院微电子研究所中国科学院微电子中心更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 一种用于DSCRL绝热电路的新型功率时钟(英文)
- 2002年
- 提出了一种用于DSCRL(双摆幅电荷恢复逻辑 )绝热电路的新型四相功率时钟 ,该功率时钟采用了非对称的方法来优化其时序 ,比已提出的采用对称技术来优化时序的六相功率时钟更简洁 .这种新型的功率时钟用于DSCRL绝热电路后 ,该电路仍然保持了其能量恢复的高效性 ,同时还降低了电路设计的复杂性 ,这一结论已被文中的HSPICE模拟结果证明 .
- 罗家俊李晓民陈潮枢仇玉林
- 关键词：绝热电路
- 一种利用自举效应的Charge-Recovery逻辑电路被引量：10
- 2000年
- 提出了一种新的 semi- adiabatic逻辑电路—— Bootstrap Charge- Recovery Logic( BCRL) .该电路由 semi- adiabatic电路完成逻辑运算 ,而由自举的 NMOS管驱动负载 ,对负载的操作为 full- adiabatic过程 .BCRL电路由两相无交叠脉冲时钟电源供电 ,输出为全摆幅脉冲信号 .比较了 BCRL反相器驱动电容负载时与静态 CMOS电路及部分文献中的 semi- adiabatic电路的功耗差别 .应用 0 .65μm CMOS工艺器件参数的模拟结果表明 ,BCRL电路可以在1 0 0 MHz脉冲电源频率下正常工作 。
- 李晓民仇玉林陈潮枢
- 关键词：逻辑电路
- 低电压Charge-Recovery逻辑电路的设计被引量：9
- 2001年
- 提出了一种新的适用于低电压工作的 sem i- adiabatic逻辑电路—— Dual- Swing Charge- Recovery L ogic(DSCRL) .该电路由 CMOS- latch- type电路及负载驱动电路构成 ,对负载的驱动为 full- adiabatic过程 .DSCRL 的电源为六相双峰值脉冲电源 ,低摆幅脉冲用于驱动负载 ,高摆幅脉冲用于驱动 CMOS- latch- type电路 .降低负载上摆幅时驱动负载的 NMOS管的栅压可以保持不变 ,有效地解决了传统的 adiabatic电路在低电压工作时 charge- re-covery效率降低的问题 .文中比较了 DSCRL 电路与部分文献中的 semi- adiabatic电路的功耗 ,DSCRL
- 李晓民仇玉林陈潮枢
- 关键词：逻辑电路电路设计
