您的位置： 专家智库 > >

国家教育部博士点基金(20100091120048)

作品数：1 被引量：1H指数：1
相关作者：沙金更多>>
相关机构：南京大学更多>>
发文基金：国家教育部博士点基金国家自然科学基金更多>>
相关领域：电子电信更多>>

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇硬件
  • 1篇解码
  • 1篇解码器
  • 1篇架构
  • 1篇仿真
  • 1篇仿真平台
  • 1篇FPGA实现
  • 1篇LDPC码

机构

  • 1篇南京大学

作者

  • 1篇沙金

传媒

  • 1篇南京大学学报...

年份

  • 1篇2014
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
LDPC码硬件仿真平台的FPGA实现被引量：1
2014年
低密度奇偶校验(LDPC)码的误码平底现象一直是研究的热点.软件仿真评估LDPC码的纠错能力大约能达到200kbps左右的吞吐率,需要10h才能仿真到10-7水平.基于硬件加速技术的性能仿真能够大大加快仿真速度,可以比软件仿真快10000倍以上,使误码平底的实验研究成为可能.本文采用FPGA实现了LDPC码的硬件仿真平台,整个系统的吞吐率达120Mbps,使仿真速度大大提升.给出了硬件仿真系统的整体架构以及编码器,解码器,高斯白噪声产生器等主要模块的结构和资源消耗.
沙金
关键词：LDPC码解码器架构
全选 清除 导出
共1页<1>
聚类工具0