您的位置: 专家智库 > >

国家科技重大专项(2011ZX03003-003-03)

作品数:10 被引量:18H指数:2
相关作者:周晓方虞志益张家杰于学球俞政更多>>
相关机构:复旦大学东南大学南京邮电大学更多>>
发文基金:国家科技重大专项国家自然科学基金上海市青年科技启明星计划更多>>
相关领域:自动化与计算机技术电子电信自然科学总论更多>>

文献类型

  • 10篇中文期刊文章

领域

  • 7篇自动化与计算...
  • 2篇电子电信
  • 1篇自然科学总论

主题

  • 4篇处理器
  • 3篇多核
  • 3篇多核处理
  • 3篇多核处理器
  • 3篇快速傅里叶变...
  • 3篇傅里叶
  • 3篇傅里叶变换
  • 2篇上网
  • 2篇片上网络
  • 2篇网络
  • 2篇寄存器
  • 1篇导频
  • 1篇导频污染
  • 1篇低功耗处理器
  • 1篇调度
  • 1篇多层网络
  • 1篇多核平台
  • 1篇多模
  • 1篇多模式
  • 1篇多输出

机构

  • 9篇复旦大学
  • 1篇东南大学
  • 1篇南京邮电大学

作者

  • 4篇虞志益
  • 4篇周晓方
  • 2篇欧鹏
  • 2篇俞政
  • 2篇于学球
  • 2篇张家杰
  • 1篇俞菲
  • 1篇杨庆庆
  • 1篇贺茂飞
  • 1篇尤凯迪
  • 1篇曾晓洋
  • 1篇郑俊松
  • 1篇李斯梦
  • 1篇杨绿溪
  • 1篇黄永明
  • 1篇王海荣
  • 1篇陈赟
  • 1篇俞剑明
  • 1篇黄贝
  • 1篇权衡

传媒

  • 6篇计算机工程
  • 2篇小型微型计算...
  • 1篇计算机工程与...
  • 1篇信号处理

年份

  • 1篇2015
  • 2篇2014
  • 5篇2013
  • 2篇2012
10 条 记 录,以下是 1-10
排序方式:
基于65nm工艺的高性能低功耗处理器设计
2012年
研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点。在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数。在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制。在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗。测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍~70倍。
权衡肖瑞瑾欧鹏尤凯迪黄贝虞志益
关键词:门控时钟多阈值
基于多核平台的长期演进信道估计器设计
2013年
设计一种基于多核平台的长期演进下行链路信道估计器。对任务进行划分,分解为多个子任务,根据子任务之间的相对通信量,将子任务映射至13个处理器核上,综合运用共享内存及NoC消息传递2种方式进行核间通信,实现多核协同工作,并使用扩展的寄存器堆文件、SIMD数据通路特性、平衡单核计算负载量等方式优化设计。性能分析结果表明,该信道估计器可达到678 Mb/s的吞吐率。
贺茂飞于学球张家杰俞政虞志益
关键词:信道估计器多核处理器长期演进核间通信
LDPC与Turbo解码器中的专用控制器设计
2014年
对于兼容LDPC和Turbo码的多模通信信道解码器,解码过程涉及大量数据计算和传输,系统高吞吐率的实时性要求使这类多模解码器的结构变得日益复杂。为此,设计并实现一种专用控制器,对待解码数据进行预处理,以控制整个解码器系统的工作。为满足解码器系统高时钟频率、大量专用运算和数据快速传输3个要求,采用重划分控制器流水线、增加专用指令及加速器和片内存储器划分3种方法,使解码器系统最大程度地实现并行化计算处理。测试结果表明,在专用控制器的控制协调下,解码器能满足LTE标准1 Gb/s和UMTS标准672 Mb/s的高吞吐率要求。使用TSMC 65 nm低功耗库,通过后端布局进行布线设计后,该解码器面积约为490 000μm2,最大时钟频率为540MHz。
黄睿杨庆庆程洁琼周晓方
关键词:专用控制器加速器LDPC码TURBO码
MIMO-OFDM的FFT/IFFT处理器被引量:2
2012年
面向多输入多输出(MIMO)正交频分复用(OFDM)系统,设计一种可配置的FFT/IFFT运算处理器。给出多通路流水线FFT/IFFT处理器架构,通过一个输入数据重排模块,实现来自4条信道的多通路数据同时计算,支持不同数据率的FFT/IFFT运算。性能分析表明,在SMIC 0.13μm工艺下,该处理器的最高时钟频率可达125 MHz,面积达到1.800×1.500μm2。
李斯梦陈赟曾晓洋
关键词:快速傅里叶变换多输入多输出正交频分复用
基于扩展寄存器与片上网络的运算阵列设计被引量:1
2013年
为提高多核处理器性能,在传统硬件加速部件的基础上,提出一种新型的运算阵列设计方案。将运算阵列与多核处理器的通信端口映射在扩展寄存器地址空间上,实现阵列与多核处理器的紧密耦合。通过片上网络连接各个运算单元,实现运算阵列的灵活配置和高度共享。在实验系统上实现1 024点快速傅里叶变换和H.264解码器,结果表明,与纯软件实现相比,该方案能使处理器性能和功耗都有所改善。
张家杰欧鹏俞政于学球虞志益
关键词:多核处理器片上网络快速傅里叶变换
一种格缩减辅助MIMO检测的组合量化误差校正方法被引量:2
2013年
格缩减技术(LR)可以用于提升多入多出系统(MIMO)线性和非线性检测的性能.采用该方法后会引起检测信号星座图空间的畸变,导致变化后信号取值的非均匀分布和量化错误的易扩散性,会阻碍检测性能的提高.为了进一步提升检测性能,提出奇偶量化的组合量化误差校正方法.仿真结果显示,加入该方法的格缩减辅助检测的性能得到了明显的提升,而且可以很好的逼近最大似然检测(ML)的性能.和目前已知的其它同类量化误差校正方法相比,在实现相同的检测性能提升时,本文提出的组合量化误差校正方法增加的候选矢量减少了一半,即增加的运算复杂度最低.
郑俊松周晓方
关键词:MIMO系统奇偶量化
优化的无线多模数字前端加速电路设计方法
2013年
通信标准的不断发展演进及多样化要求无线通信设备对多模式、软件无线电的支持,同时功耗也成为了此类设备中关键因素.在分析数字前端的基础上,优化了梳状滤波器实现,通过改善传递函数使小数率滤波器等电路可以工作在更低的频率并去除了多级结构中的半带滤波器,从而减少软件无线电下数字前端速率变化电路的功耗,提出了新的用于软件无线电通信设备的数字前端加速电路设计方法.结果表明,本文提出的优化方法能在不降低灵活性、面积、抗干扰能力等性能的条件下减少电路的运算量降低功耗.
赵炎周晓方
关键词:数字前端软件无线电速率变换多模式
改进的高基CORDIC算法及其在FFT中的应用被引量:2
2014年
提出了一种改进的高基CORDIC算法,显著减少了传统CORDIC算法的迭代次数,同时保持模校正因子依然是一个常数。该算法可用于旋转角度能事先确定的场合,例如FFT计算中的旋转因子乘法。所设计的复数乘法模块采用SMIC 0.13μm工艺综合,结果证明,提出的结构相比通用复数乘法器节约了19.2%的硬件面积和29.1%的ROM存储器面积,同时SQNR大于83 dB,满足实际应用的要求。
王冬格周晓方
关键词:CORDIC算法快速傅里叶变换
基于多层网络的片上网络可靠测试结构
2015年
为解决片上网络测试问题,提出高可靠高并行度的片上网络测试结构。使用多层网络,在普通的片上网络上增加全局的广播网络和汇集测试结果的汇集网络。利用其冗余特性,有效保证测试部件的可靠性,同时提高并行度,节约测试时间。提出完备的路由器内测试方法,结合多层网络实现全面的片上网络测试。实验结果表明,该多层网结构在100核时的面积开销比内建自修复(BISR)结构减小56%,并且其测试时间比BISR结构减少85.8%,测试覆盖率达到100%。
俞剑明周炜虞志益
关键词:多核处理器片上网络多层网络
大规模MIMO多小区TDD系统中的预编码策略和导频调度被引量:11
2013年
上行导频污染是大规模MIMO多小区多用户TDD系统的主要性能瓶颈。本文推导了下行链路中MF、ZF单小区预编码、基于MMSE的多小区预编码以及基于最大化SLNR准则的预编码策略在有导频污染的大规模MI-MO下的系统可达和速率渐近性能,发现当基站天线数趋向无穷时,各个策略的等效信干比均收敛到仅与大尺度衰落因子相关的一个比值,由此可以得到一个系统可达和速率的渐近结果。基于此渐近结果,以最大化系统可达和速率为目标,获得了一个导频调度方案,即使得小区间相互干扰较小的用户采用相同的导频而相互干扰较大的用户采用正交的导频,从而在存在导频污染的情况下,可以提升系统的整体性能。理论分析和数值仿真结果都验证了以上结论。
王海荣俞菲黄永明杨绿溪
关键词:导频污染TDD系统预编码
共1页<1>
聚类工具0