国家高技术研究发展计划(2005AA119020)
- 作品数：7 被引量：22H指数：3
- 相关作者：胡伟武冯子军肖俊华高茁刘志勇更多>>
- 相关机构：中国科学院中国科学院研究生院更多>>
- 发文基金：国家高技术研究发展计划国家重点基础研究发展计划国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 龙芯1号IP验证方法被引量：2
- 2008年
- SoC设计中大量使用IP,其验证充分与否决定了设计的成败,其中处理器IP的验证十分复杂耗时。该文介绍龙芯1号IP的验证流程,阐述龙芯1号IP的基本结构及功耗低、配置丰富等特点。建立龙芯1号IP的仿真环境平台,提出平台的改进思路,其验证流程比传统验证流程更具多样性和完备性。
- 冯子军肖俊华胡伟武
- 关键词：龙芯1号IP核微处理器
- 一种静态电路兼容的4GHz64位动态加法器设计被引量：3
- 2008年
- 设计了一个与静态电路兼容的64位动态加法器,采用嵌入逻辑的动态触发器,以及多相位时钟技术,实现了与上、下级静态电路的接口.在加法器内部采用稀疏先行进位策略平衡逻辑路径长度以降低内部负载,提高性能.在STMicro90nmCMOS工艺下,该加法器可工作在4GHz时钟下,功耗45.9mW.
- 王志远高茁
- 关键词：加法器动态电路
- 高速低功耗传输电路的时钟系统设计被引量：2
- 2008年
- 利用锁相环(PLL)为高速低功耗并行传输电路发射机生成时钟信号的系统。设计了一个稳压器(Voltage Regulator),为PLL中对噪声敏感的模块提供低噪声的电压源。在此基础上提出了一种新型的动态改变工作频率的方法,应用于源同步(source-synchronous)模式的高速传输电路。此方法可以在不改变PLL状态的情况下快速改变输入输出(I/O)电路的工作频率,降低功耗。整个芯片采用0.18μm CMOS工艺设计并流片测试成功。
- 黄志正杨祎高茁
- 关键词：时钟锁相环功耗
- 高性能通用处理器中的漏电功耗优化被引量：3
- 2006年
- 针对高性能通用处理器的结构特性及设计特点,指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点,其大多数电路中的堆叠效应依然明显存在.由此结合一款高性能通用处理器———龙芯2号的具体设计,对该处理器主要数据通路模块进行了输入向量控制,并提出以“直接观察法”、“有效分解法”、“操作数隔离复用法”、“模拟退火算法”等多种技术思想为基础的电路最小漏电功耗分析及优化的实用性方法.实验结果表明,以上方案能够使得处理器的主要数据通路的漏电功耗减少近27%,同时模拟退火算法与以往的随机算法以及遗传算法相比在寻找电路最小漏电功耗的全局搜索能力上具有优势.
- 张戈胡伟武
- 关键词：微处理器设计低功耗设计漏电功耗模拟退火算法
- 一种基于容量复用的异构CMP Cache被引量：2
- 2008年
- 多核环境下的Cache设计技术受到线延时和应用等多方面因素影响,私有和共享方案都存在各自的不足.提出了一种异构的CMP Cache结构,采用两类具有不同Cache层次的结点组成多核芯片,设计了基于间接索引的Cache容量复用等技术,提供了容量有效且访问迅速的片上存储层次.在全系统环境下对SPEC CPU2000,SPLASH2等程序的评测结果表明,异构CMP Cache结构能够适应各类应用的需要,对单进程和多线程应用平均性能提高分别可达16%和9%.异构CMP Cache同时具有硬件设计简单的特点,具有较好的工程可实现性,其设计思想将应用在未来的龙芯多核处理器设计中.
- 高翔章隆兵胡伟武
- 关键词：片上多核处理器异构高速缓存一致性
- 龙芯1号处理器结构级功耗评估有效性分析被引量：5
- 2007年
- 结合龙芯1号处理器实际设计过程,介绍了处理器功耗评估的方法和功耗模型,分别对结构级、电路级功耗评估和实际芯片3种情况进行测试程序仿真.经过量化分析和比较表明:结构级功耗评估具有仿真速度快、评估结果误差和测试程序相关,并且同一测试程序误差能够追随电路级功耗评估等特点,说明了龙芯1号处理器进行结构级功耗评估的有效性.采用该方法可显著提高低功耗处理器结构的设计效率.
- 冯子军肖俊华胡伟武
- 关键词：功耗评估功耗模型有效性集成电路处理器设计
- 结合访存失效队列状态的预取策略被引量：5
- 2007年
- 随着存储系统的访问速度与处理器的运算速度的差距越来越显著,访存性能已成为提高计算机系统性能的瓶颈．通过对指令Cache和数据Cache失效行为的分析,提出一种预取策略——结合访存失效队列状态的预取策略．该预取策略保持了指令和数据访问的次序,有利于预取流的提取．并将指令流和数据流的预取相分离,避免相互替换．在预取发起时机的选择上,不但考虑当前总线是否空闲,而且结合访存失效队列的状态,减小对处理器正常访存请求的影响．通过流过滤机制提高预取准确性,降低预取对访存带宽的需求．结果表明,采用结合访存失效队列状态的预取策略,处理器的平均访存延时减少30%,SPEC CPU2000程序的IPC值平均提高8.3%．
- 郇丹丹李祖松胡伟武刘志勇
- 关键词：龙芯2号
