国家高技术研究发展计划(2005AA1Z1272)
- 作品数：3 被引量：6H指数：1
- 相关作者：梅魁志郑南宁曾强吴奇王勇更多>>
- 相关机构：西安交通大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：电子电信更多>>
- 基于EPP并口的视频芯片验证
- 2006年
- 增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段。文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入。并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用。
- 梅魁志黄畅曾强吴奇
- 关键词：EPPIP核JPEG2000编码器数字视频解码器
- JPEG2000中高速Tier1编码器的VLSI设计
- 2006年
- 提出并实现了一种用于JPEG2000编码芯片中高速Tier1编码器的并行流水结构。该编码器采用了双位平面并行编码、通道扫描的流水控制、状态变量实时产生电路以及列内并行上下文生成等技术,实现了一种0状态存储器的多并行流水位平面编码器;并行同步流水的多记号输入算术编码器以及不定算术编码周期下的多输入同步读取电路,使算术编码速度平均为1.3上下文编码记号对/时钟;对算术编码产生的压缩码流存储呈高效的宏流水线结构。该编码器在100MHz工作时钟下,最高编码速度为85M小波系数/s。用SMIC0.25μm工艺库综合时,门电路为6.3万门,片上存储器为26kb(码块大小32×32),关键路径为5.2ns。
- 梅魁志郑南宁吴奇曾强袁泽剑
- 关键词：JPEG2000算术编码器
- 一种高效流水低存储的JPEG2000编码芯片设计被引量：6
- 2006年
- 该文提出了一种高效流水低存储的JPEG2000编码芯片的设计方案。该方案通过采用双缓存的小波系数存储结构,预速率控制方法,Tier2中的RD斜率值的字节表示,以减少片上存储器;对离散小波变换,算术编码和位平面编码使用高度并行流水等设计结构以提高编码单元电路速度;字节地址空间的RD斜率值搜索提高了Tier2的打包速度;对系统实现中的时钟分配,色度转换,帧存储器控制进行了优化设计。基于该设计方案的整个编码芯片已通过FPGA验证,主要性能参数:小波类型为5／3,支持最大Tile为256×256,最大图像4096×4096,码块为32×32,系统采样率在Tier1工作时钟为100MHz时可达45Msamples／s,压缩图像与JASPER 在压缩20倍时相比均小于0．5dB,在SMIC．25库综合下,等效门为10．9万,片上RAM为862kb。
- 梅魁志郑南宁刘跃虎姚霁黄宇王勇
- 关键词：JPEG2000离散小波变换位平面编码FPGA
