您的位置: 专家智库 > >

国家自然科学基金(61076073)

作品数:24 被引量:46H指数:4
相关作者:郭宇锋张长春刘蕾蕾方玉明李卫更多>>
相关机构:南京邮电大学东南大学南京工程学院更多>>
发文基金:国家自然科学基金中国博士后科学基金江苏省自然科学基金更多>>
相关领域:电子电信自动化与计算机技术自然科学总论更多>>

文献类型

  • 23篇中文期刊文章

领域

  • 22篇电子电信
  • 1篇自动化与计算...
  • 1篇自然科学总论

主题

  • 6篇时钟
  • 6篇相位
  • 5篇噪声
  • 5篇相位噪声
  • 4篇电路
  • 4篇时钟数据恢复
  • 4篇UHF_RF...
  • 3篇振荡器
  • 3篇速率
  • 3篇击穿电压
  • 3篇鉴频
  • 3篇鉴频鉴相器
  • 3篇鉴相
  • 3篇鉴相器
  • 3篇RESURF
  • 2篇低噪
  • 2篇低噪声
  • 2篇电压
  • 2篇压控
  • 2篇压控振荡器

机构

  • 20篇南京邮电大学
  • 11篇东南大学
  • 1篇南京工程学院

作者

  • 20篇郭宇锋
  • 18篇张长春
  • 13篇刘蕾蕾
  • 12篇方玉明
  • 6篇李卫
  • 5篇陈德媛
  • 2篇高宁
  • 2篇郑立博
  • 2篇张翼
  • 2篇姚佳飞
  • 1篇施思
  • 1篇黄继伟
  • 1篇商龙
  • 1篇郭宇峰
  • 1篇于映
  • 1篇冒昌银
  • 1篇潘海仙
  • 1篇吉新村
  • 1篇李曼
  • 1篇王志功

传媒

  • 7篇南京邮电大学...
  • 6篇微电子学
  • 3篇微电子学与计...
  • 2篇Chines...
  • 1篇半导体技术
  • 1篇电视技术
  • 1篇应用科学学报
  • 1篇电子器件
  • 1篇Journa...

年份

  • 1篇2015
  • 17篇2014
  • 4篇2013
  • 1篇2011
24 条 记 录,以下是 1-10
排序方式:
应用于全数字锁相环的时间数字转换器设计被引量:6
2014年
采用标准0.18μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC)。针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围。该设计完成了RTL级建模、仿真、综合及布局布线等整个流程。仿真结果表明,该TDC电路工作正常,在1.8 V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255μm×265μm。
张陆张长春李卫郭宇锋方玉明
关键词:专用集成电路全数字锁相环相位检测
理想SOMOS的电容特性
2014年
三维集成是当前集成电路技术研究的热点之一,就三维集成的基本结构——SOMOS结构的低频和高频电容-电压特性进行了研究,建立了解析模型,并利用二维半导体器件仿真软件SILVACO对模型进行了验证,二者吻合良好。而后借助该模型,对不同的偏置条件下的低频和高频电容—电压特性的物理机理进行了探讨,证实了通过电容-电压特性法对三维堆叠结构进行无损表征的可行性。
李曼郭宇锋姚佳飞邹杨
0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计被引量:1
2014年
采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFIDΣ-Δ模数转换器的数字抽取滤波器,并完成其前后仿真、逻辑综合、布局布线及版图实现等全流程.该滤波器主要实现滤波和降采样功能,由梳状滤波器、补偿滤波器和半带滤波器级联组成.合理选择各级滤波器的结构、阶数并采用规范符号编码(CSD)对其系数进行优化.仿真结果表明:采样频率为64MHz,过采样率为32的二阶Σ-Δ调制器的输出1位码流经过该滤波器滤波后,信噪比达到53.8dB;在1.8V工作电压下,功耗约为15mW.版图尺寸0.45mm×0.45mm,能够满足RFID中模数转换器的要求.
刘忠超张长春李卫郭宇锋刘蕾蕾
关键词:数字抽取滤波器CIC滤波器补偿滤波器半带滤波器
低温度系数高电源抑制比带隙基准源的设计被引量:4
2013年
基于SMIC 0.18μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源。针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调;采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR);采用了具有高增益高输出摆幅的常见的两级运放。Cadence仿真结果表明:在1.8 V电源电压下,输出基准电压约为534 mV,温度在-25~100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6~2.0 V电源电压变化范围内,电压调整率为0.15 mV/V。
张长春吕超群郭宇锋方玉明陈德媛李卫
关键词:带隙基准温度系数电源抑制比
UHF RFID发射机用高精度可编程增益放大器设计被引量:2
2014年
采用标准0.18μm CMOS工艺,设计了一种应用于超高频射频识别(UHF RFID)发射机的高精度可编程增益放大器(PGA).该PGA由增益细调级和增益粗调级级联形成.增益细调级采用闭环电阻反馈技术,实现了增益的精确控制,并提高了线性度.增益粗调级采用开环源极负反馈技术,实现了增益的粗略控制,并降低了功耗.仿真结果表明,在1.8V工作电压下,整个可编程增益放大器的功耗为2.69mW,增益动态范围为-12~24dB,步长为1dB,增益误差<0.02dB;-12dB增益下输入1dB压缩点为-5.54dBm.
商龙张长春方玉明郭宇锋刘蕾蕾
关键词:可编程增益放大器UHF
One-dimensional breakdown voltage model of SOI RESURF lateral power device based on lateral linearly graded approximation
2015年
A novel one-dimensional(1D) analytical model is proposed for quantifying the breakdown voltage of a reduced surface field(RESURF) lateral power device fabricated on silicon on an insulator(SOI) substrate.We assume that the charges in the depletion region contribute to the lateral PN junctions along the diagonal of the area shared by the lateral and vertical depletion regions.Based on the assumption,the lateral PN junction behaves as a linearly graded junction,thus resulting in a reduced surface electric field and high breakdown voltage.Using the proposed model,the breakdown voltage as a function of device parameters is investigated and compared with the numerical simulation by the TCAD tools.The analytical results are shown to be in fair agreement with the numerical results.Finally,a new RESURF criterion is derived which offers a useful scheme to optimize the structure parameters.This simple 1D model provides a clear physical insight into the RESURF effect and a new explanation on the improvement in breakdown voltage in an SOI RESURF device.
张珺郭宇锋徐跃林宏杨慧洪洋姚佳飞
关键词:电压模型
用于UHF RFID接收机的双模低噪声放大器的设计被引量:1
2014年
采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFID接收机的双模低噪声放大器,用以满足侦听模式和阅读模式对接收机的不同需求。该低噪声放大器通过一种开关可控双模偏置电路,使其在高增益与高线性度两种模式间进行自由切换;运用复制型偏置技术,抑制了PVT变化对电路的影响;采用共模反馈技术和交叉耦合电容技术,改善了电路的线性度和噪声性能。仿真结果表明,在PVT变化的情况下,高增益模式时,放大器的增益(S21)达到11dB,输入匹配(S11)为-16.1dB,噪声系数(NF)为2.75dB,P1dB为-11.2dBm;高线性度模式时,增益(S21)达到4.2dB,输入匹配(S11)为-16.9dB,噪声系数(NF)为3.52dB,P1dB为0.35dBm。
高申俊张长春方玉明郭宇锋刘蕾蕾
关键词:UHF低噪声放大器共模反馈
宽范围连续速率时钟数据恢复电路的设计被引量:1
2014年
采用0.18μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265μm×786μm,功能正常,且能恢复622~3 125Mb/s之间的伪随机数据;在1.8V电源电压下,输入伪随机速率为3 125Mb/s时,功耗为100.8mW,恢复出的数据和时钟的抖动峰峰值分别为5.38ps和4.81ps。
马庆培张长春陈德媛郭宇锋刘蕾蕾
关键词:鉴频鉴相器锁存器
5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计(英文)
2011年
为了使一个10Gbit/s2∶1半速率复接器电路能够在无外部提供时钟的环境中工作,需要一个5Gbit/s时钟恢复电路从一路输入数据中提取出所需时钟.该时钟恢复电路采用3级环形压控振荡器,以克服2级振荡器存在的起振不可靠和4级振荡器振荡频率低的问题;采用鉴频鉴相器来增加牵引范围,以适应由于工艺、电压及温度偏差等原因而导致的压控振荡器的宽调谐范围;采用SMIC 0.18-μm CMOS工艺,核心电路面积为170μm×270μm.测试表明:在1.8V电压下,该电路功耗大约为90mW,输入灵敏度低于25mV,输出摆幅大于300mV,且具有-114dBc/Hz@1MHz的相位噪声和1GHz牵引范围.
张长春王志功施思潘海仙郭宇峰黄继伟
关键词:时钟恢复鉴频鉴相器压控振荡器相位噪声
一种新颖的正交输出伪差分环形VCO的设计被引量:4
2014年
设计了一种基于标准0.18μm CMOS工艺的4级延迟单元的全差分环形压控振荡器。提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高调谐线性度;采用双通路技术提高了振荡频率,同时运用交叉耦合正反馈减少输出电平翻转时间,改善相位噪声特性,提高性能。后仿真结果表明,在电源电压为1.8 V时,VCO的中心频率为2.8 GHz,核心电路的功耗为18.36 mW,调谐范围为2.05 GHz^3.35 GHz,当频率为2.8 GHz时,相位噪声为-89.6 dBc/Hz@1 MHz。
房军梁张长春陈德媛郭宇锋刘蕾蕾方玉明
关键词:环形压控振荡器相位噪声线性度
共3页<123>
聚类工具0