您的位置: 专家智库 > >

国家教育部博士点基金(20100032110031)

作品数:5 被引量:14H指数:2
相关作者:徐江涛姚素英王龙菲袁高斌李斌桥更多>>
相关机构:天津大学更多>>
发文基金:国家教育部博士点基金国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 3篇电子电信
  • 2篇自动化与计算...

主题

  • 4篇感器
  • 4篇传感
  • 4篇传感器
  • 3篇图像
  • 3篇图像传感器
  • 3篇CMOS图像
  • 3篇CMOS图像...
  • 2篇时间延迟积分
  • 1篇电学
  • 1篇调制传递函数
  • 1篇余弦
  • 1篇余弦变换
  • 1篇噪声
  • 1篇噪声分析
  • 1篇像素
  • 1篇离散余弦变换
  • 1篇量子效率
  • 1篇矩阵
  • 1篇矩阵变换
  • 1篇块矩阵

机构

  • 4篇天津大学

作者

  • 4篇徐江涛
  • 3篇姚素英
  • 2篇王龙菲
  • 1篇聂凯明
  • 1篇孙权
  • 1篇徐超
  • 1篇李斌桥
  • 1篇袁高斌
  • 1篇孙羽

传媒

  • 1篇光学学报
  • 1篇天津大学学报...
  • 1篇电路与系统学...
  • 1篇Transa...
  • 1篇中国科技论文

年份

  • 1篇2014
  • 4篇2013
5 条 记 录,以下是 1-5
排序方式:
In-Pixel Charge Addition Scheme Applied in Time-Delay Integration CMOS Image Sensors
2013年
An addition scheme applicable to time-delay integration (TDI) CMOS image sensor is proposed,which adds signals in the charge domain in the pixel array.A two-shared pixel structure adopting two-stage charge transfer is introduced,together with the rolling shutter with an undersampling readout timing.Compared with the conventional TDI addition methods,the proposed scheme can reduce the addition operations by half in the pixel array,which decreases the power consumption of addition circuits outside the pixel array.The timing arrangement and pixel structure are analyzed in detail.The simulation results show that the proposed pixel structure can achieve the charge addition with negligible nonlinearity,therefore the power consumption of the periphery addition circuits can be reduced by half theoretically.
徐超姚素英徐江涛李玲霞
关键词:CMOS图像传感器时间延迟积分
背照式像素电学串扰及其抑制被引量:2
2013年
为改善背照式像素电学串扰问题,建立了小尺寸背面照射像素间的串扰物理模型,提出了一种应用于背照式像素的防串扰结构。该结构基于正面照射像素隔离原理,在相邻像素间器件层背面插入沟槽隔离区域。仿真结果显示,短波串扰构成了背照式像素中最为严重的串扰源;相邻像素经该结构优化后,可有效隔离背表面中短波串扰电荷;当沟槽深为3μm时,相邻像素串扰量可由32.73%降至8.76%;当沟槽深为4μm时,相邻像素可实现电学串扰的完全抑制。此外,量子效率也会因该结构的使用而得到相应改善。
徐江涛孙羽徐超姚素英
关键词:沟槽隔离量子效率
混合信号处理实现2D-DCT的CMOS图像传感器结构
2014年
为了减少原有混合信号处理方法实现二维离散余弦变换(2D-DCT)的运算周期,提出了一种新型的CMOS图像传感器(CIS)结构.该结构利用2D-DCT可以行列分离以及变换核对称的原理,对像素阵列进行8×8分块,增添采样电容阵列,通过寄存器控制、选择相应核系数的电容比例、结合模拟累加器完成列变换,通过电容复用和数字域累加完成行变换.对结构进行建模验证,结果表明:此结构能够正确实现2D-DCT,保留15.63%DCT系数压缩时,峰值信噪比(PSNR)达到73.54,dB,运算周期缩短为原有混合信号处理方法的25%.该结构提高了传统CIS的输出效率,适用于无线视频传感网络、生物医疗等低功耗高效率成像系统.
姚素英王龙菲徐江涛
关键词:CMOS图像传感器二维离散余弦变换
混合域实现图像块矩阵变换的CIS像素读出噪声分析
2013年
为了研究双存储像素的读出噪声对混合域实现图像块矩阵变换的CMOS图像传感器(CIS)产生的误差影响,对其进行噪声分析。结合双存储像素的工作时序,对实现图像块矩阵变换过程中由于多次采样和双路存储而增加的kTC噪声、源跟随器的1/f噪声和热噪声进行分析并建立数学模型,总结出双存储像素读出噪声对一次块矩阵变换的误差影响。以二维离散余弦变换为例,通过CHRT 0.35 m标准CMOS工艺电路仿真并结合matlab/simulink对比验证,得出增大存储电容、减小源跟随器宽长比可以降低由于像素读出噪声引起的误差。结果证明,此方法可以有效降低噪声,指导电路设计。
姚素英王龙菲孙权徐江涛
关键词:噪声
时间延迟积分型面阵CMOS图像传感器MTF速度失配模型研究被引量:12
2013年
研究了时间延迟积分型面阵互补金属氧化物半导体(CMOS)图像传感器调制传递函数(MTF)速度失配特性,在分析累加级数、像素尺寸、镜头放大倍数、行周期及电机运动速度失配等影响因素的基础上,建立了MTF速度失配模型。基于现场可编程门阵列(FPGA)开发板,搭建面阵CMOS图像传感器实现线阵时间延时积分(TDI)的CMOS测试系统。实验结果表明,在光强为3lx,速度失配M(ΔV/V)<2,8级时间延迟积分与面阵成像相比,MTF值提高50%;当累加级数为8级,速度失配满足M(ΔV/V)=2的速度失配容限时,奈奎斯特频率处的MTF值下降10%,当速度失配达到M(ΔV/V)=10时,MTF值下降35%。
袁高斌李斌桥徐江涛聂凯明
关键词:传感器时间延迟积分
共1页<1>
聚类工具0