您的位置: 专家智库 > >

国家高技术研究发展计划(2012AA012402)

作品数:19 被引量:48H指数:5
相关作者:李树国肖侬刘芳何丹张倩更多>>
相关机构:清华大学国防科学技术大学更多>>
发文基金:国家高技术研究发展计划国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 18篇期刊文章
  • 2篇会议论文

领域

  • 11篇自动化与计算...
  • 10篇电子电信
  • 1篇军事
  • 1篇兵器科学与技...

主题

  • 6篇FPGA
  • 3篇加密
  • 3篇PCIE
  • 2篇硬盘
  • 2篇阵列
  • 2篇吞吐
  • 2篇现场可编程
  • 2篇芯片
  • 2篇互联
  • 2篇化简
  • 2篇SATA
  • 2篇SD
  • 2篇SSD
  • 2篇S盒
  • 2篇AES
  • 2篇ASIC实现
  • 2篇FPGA实现
  • 1篇低功耗
  • 1篇异构
  • 1篇异构计算

机构

  • 16篇清华大学
  • 3篇国防科学技术...
  • 2篇北京机械工业...

作者

  • 15篇李树国
  • 3篇刘芳
  • 3篇肖侬
  • 2篇何丹
  • 1篇陈志广
  • 1篇王悦
  • 1篇张倩
  • 1篇刘学光
  • 1篇陈祥
  • 1篇周怡
  • 1篇马帅
  • 1篇苏永华
  • 1篇谭帆
  • 1篇蔡啸
  • 1篇李硕
  • 1篇许静雯
  • 1篇朱欣欣

传媒

  • 13篇微电子学与计...
  • 2篇计算机研究与...
  • 2篇第十七届计算...
  • 1篇计算机应用与...
  • 1篇微电子学
  • 1篇中国科技论文

年份

  • 5篇2015
  • 11篇2014
  • 4篇2013
19 条 记 录,以下是 1-10
排序方式:
一种基于云安全体系结构的新型便携安全存储设备的设计与实现
提出一种新型的便携安全存储设备,相对于现有的安全存储设备,具备自安全、自审计功能,能够有效规避非安全环境下对存储操作时,发生的泄密等非安全事件.通过内置加密处理引擎以及处理器,能够实现基于HTML5浏览器和基于X-Cli...
苏永华秦济龙公维锋张海涛李树国
关键词:存储设备云计算环境
一种改进的基4-Booth编码流水线大数乘法器设计被引量:4
2014年
大数乘法器是密码算法芯片的引擎,它直接决定着密码芯片的性能.由此提出了一种改进的基4-Booth编码方法来缩短Booth编码的延时,并提出了一种三级流水线大数乘法器结构来完成256位大数乘法器的设计.基于SMIC0.18μm工艺,对乘法器设计进行了综合,乘法器的关键路径延时3.77ns,它优于同类乘法器.
周怡李树国
关键词:BOOTH编码乘法器
一种基于PCIE的FPGA密码芯片验证测试系统
2014年
搭建了一种基于PCIE通信的用于密码芯片的FPGA验证与测试系统.该系统针对SM234密码芯片的验证测试,提出了一种芯片流片前后验证测试的方法.在芯片流片前利用FPGA实现密码芯片逻辑,以验证密码芯片的功能,降低芯片的流片风险.同时,为密码芯片后期测试提供一种可行的测试方案,以缩短密码芯片的后期测试时间.鉴于密码芯片三种密码算法的高速数据传输要求,系统选择PCIE作为板卡的数据传输总线来提高验证测试系统的效率.
刘学光李树国
关键词:PCIE密码芯片FPGA验证
基于SSD的Key-Value系统优化设计与实现被引量:1
2014年
随着互联网技术的迅猛发展,越来越多的非结构化数据涌入到人们的生活中,为这些数据建立高效的索引面临极大的挑战.键值数据库Key-Value以其结构简单和高扩展性而引起人们的广泛关注,已成为海量数据存储系统中的重要组成部分.由于Key-Value系统对吞吐量要求较高,而基于Flash的固态硬盘(solid state drive,SSD)能够提供很高的随机读性能,在SSD上构建Key-Value系统已成为海量数据存储领域的一大研究热点.鉴于Flash具有非定点更新、寿命有限等特性,基于SSD的KeyValue系统必须针对Flash的特性作专门优化.以一种称为SkimpyStash的基于SSD的Key-Value系统为基础,提出了一种新的Key-Value系统低延迟存储系统(low latency store,LLStore).LLStore使用内存文件映射技术来减少针对SSD的IO请求,除此之外,针对SkimpyStash中低效的压缩策略,提出一种改进方法,可以在少量增加内存开销的情况下极大地减少查询时间.通过与原系统的性能比较实验,LLStore在平均查询时间上可以获得至少12%的加速.
刘峪竹肖侬刘芳陈志广唐黎哲
关键词:KEY-VALUESSD数据存储内存文件映射
SD存储卡接口SPI模式的FPGA实现被引量:6
2014年
SD存储卡接口在嵌入式SoC芯片设计中有着广泛应用。完成了符合SD2.0物理层规范的SD存储卡接口SPI模式下IP核的设计与实现。该设计支持SD2.0物理层规范的基本命令,能够自动解析主机发送的命令并响应,可存取SRAM接口数据。在SPI读卡器验证平台下,对该设计进行了FPGA原型验证。测试表明,该设计能够进行数据读写操作,验证了该设计的正确性和实用性。
何丹李树国
关键词:片上系统串行外设接口现场可编程门阵列
SM3杂凑算法的ASIC设计和实现被引量:7
2014年
针对国家商用密码SM3杂凑算法提出了一种四合一的ASIC实现架构.该架构采用进位保留加法器和循环展开方式,与单轮结构相比,时钟周期数减少了75%,吞吐率提高了29.4%.采用65nm的SMIC工艺,在125MHz的低时钟频率下,吞吐率达到了4Gb/s.此款SM3杂凑算法芯片已经进行了流片,支持填充和暂停功能.
张倩李树国
关键词:杂凑算法ASIC实现
一种改进的二进制左移模逆算法及其ASIC实现被引量:1
2013年
针对已有的二进制左移模逆算法提出了一种改进算法.这种改进的二进制左移算法相对于原算法,在基本不增加运算步骤的情况下,可以减少电路面积、降低功耗并简化比较逻辑.实验结果表明,改进后的算法与原算法相比,电路面积减小了16.4%,功耗降低了26.8%,模逆运算速度增加了7.6%.
马帅李树国
关键词:模逆低功耗ASIC实现
SD存储卡接口SD模式的FPGA实现被引量:5
2014年
SD存储卡接口定义了两种通信模式,SD模式和SPI模式.分析了SD传输协议后,给出了一种SD模式设备接口的设计方案.该设计能够自动解析主机发送的命令并响应,与Flash控制器相连后可以对Flash进行读写操作.为了解决数据存取的时序问题,使用了数据缓存技术.FPGA验证表明,该接口能够被电脑识别为SD卡,达到了设计目标.
何丹李树国
关键词:SD存储卡FLASH控制器数据缓存FPGA
一种AES算法中S盒和逆S盒替换的表达式方法被引量:7
2014年
S盒替换与逆S盒替换是AES算法性能的主要瓶颈,它直接影响AES芯片的运算速度.在优化Q-M化简法基础上,提出了一种实现AES算法中S盒替换和逆S盒替换的表达式方法,这种表达式方法相比于普遍使用的查表法,其延时减小了8.5%,面积减小了27.4%,功耗减小了17%.
覃晓草李树国
关键词:AES算法
片上异构互联架构的设计与验证
根据当前业界片上互联技术的最新进展,并结合AMD新一代高性能大型处理器芯片的实际设计过程,详细介绍了SMN新一代片上互连管理构架.文中有针对性地介绍了SMN与NOC的区别,相对NOC结构的优势,以及SMN的可管理性、可配...
丁旭秦济龙苏永华公维锋
关键词:SOC芯片异构计算
共2页<12>
聚类工具0