您的位置: 专家智库 > >

中央高校基本科研业务费专项资金(K50511010017)

作品数:4 被引量:5H指数:1
相关作者:邱智亮潘伟涛逄杰刘凯郝跃更多>>
相关机构:西安电子科技大学更多>>
发文基金:中央高校基本科研业务费专项资金国家高技术研究发展计划国家科技重大专项更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 3篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇FPGA
  • 1篇电路
  • 1篇同构
  • 1篇嵌入式
  • 1篇嵌入式系统
  • 1篇子电路
  • 1篇协处理
  • 1篇协处理器
  • 1篇逻辑综合
  • 1篇编码器
  • 1篇FPGA实现
  • 1篇JPEG20...
  • 1篇MAC
  • 1篇MQ编码器
  • 1篇处理器

机构

  • 4篇西安电子科技...

作者

  • 3篇潘伟涛
  • 3篇邱智亮
  • 1篇史江义
  • 1篇邸志雄
  • 1篇李云松
  • 1篇郝跃
  • 1篇刘凯
  • 1篇逄杰
  • 1篇闫帅

传媒

  • 1篇电子学报
  • 1篇计算机工程与...
  • 1篇电子器件
  • 1篇网络新媒体技...

年份

  • 4篇2012
4 条 记 录,以下是 1-4
排序方式:
基于压缩式改进迷宫算法的同构子电路提取
2012年
提出了一种用于集成电路逆向工程的高性能子电路识别算法。在搜索匹配过程中,采用改进的迷宫算法对电路中有效节点进行遍历,解决了实际电路中出现的缓冲器问题;采用压缩式存储方法,大大降低了算法的空间复杂度,可支持超大规模的集成电路。该算法将最终的结果以通用的EDIF文件格式输出,实现与Cadence等主流EDA工具无缝衔接。该算法已应用于实际工程项目中,可显著提高分析整理集成电路的工作效率。
潘伟涛邱智亮
关键词:同构子电路
HINOC系统MAC协处理器的设计与测试
2012年
介绍了一种HINOC MAC层硬件加速协处理器的设计方案。首先概述了HINOC MAC层的主要功能,其次描述了MAC协处理器的主要功能、工作流程及实现方案,最后通过搭建测试平台,设计测试方案,验证了该设计能够实现以太网、HIPHY及CPU之间数据的快速搬移,达到减轻CPU处理负荷,提高HINOC端系统业务吞吐能力的预期目标。
潘伟涛邱智亮闫帅
关键词:FPGA
一种HIMAC硬件协处理器的设计与FPGA实现被引量:4
2012年
为降低HINOC系统中CPU负荷,设计了一种HINOC MAC层的硬件加速协处理器,将部分软件功能采用硬件实现。设计采用硬件流分类机制及基于定长单元存储变长分组的队列管理方法,实现了各种业务流的快速分组、转发、调度等性能的明显提升。该设计通过了仿真及FPGA验证,实现了CPU、HIPHY及以太网之间数据的快速搬移处理。
潘伟涛邱智亮
关键词:嵌入式系统FPGA逻辑综合
MQ编码算法优化及高速VLSI结构设计与实现被引量:1
2012年
传统的JPEG2000MQ编码器串行编码效率低下,同时现有的多上下文并行编码的MQ编码器占用资源过大.本文对MQ编码算法中的运算流程,索引值和概率估计值的求解函数,条件交换和重归一化算法等四个方面进行了优化,减弱了上下文之间的依赖性,简化了条件交换和重归一化算法的复杂度.依据该算法,本文提出了一种高速的MQ编码器VLSI结构,实验结果表明,本文提出的MQ编码器VLSI结构能够工作在532.91MHz,吞吐率为532.91Msymbols/sec,相比Dyer提出的Brute force with modified结构,工作频率提高1倍,吞吐量提高近27%,且面积仅为其四分之一.
邸志雄史江义郝跃逄杰刘凯李云松
关键词:MQ编码器JPEG2000
共1页<1>
聚类工具0