您的位置： 专家智库 > >

国家自然科学基金(61176039)

作品数：5 被引量：6H指数：2
相关作者：冯建华张兴叶红飞张伟龚浩然更多>>
相关机构：北京大学北京大学(天津滨海)新一代信息技术研究院更多>>
发文基金：国家自然科学基金更多>>
相关领域：电子电信更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 5篇电子电信

主题

  • 3篇电路
  • 2篇硬件
  • 2篇硬件安全
  • 2篇自测试
  • 2篇内建自测试
  • 2篇集成电路
  • 1篇抖动
  • 1篇抖动测试
  • 1篇英文
  • 1篇有限状态机
  • 1篇冗余
  • 1篇三维集成电路
  • 1篇射频集成
  • 1篇射频集成电路
  • 1篇时钟
  • 1篇时钟抖动
  • 1篇数字水印
  • 1篇水印
  • 1篇状态机
  • 1篇自修复

机构

  • 5篇北京大学
  • 1篇北京大学(天...

作者

  • 5篇冯建华
  • 2篇叶红飞
  • 2篇张兴
  • 1篇安辉耀
  • 1篇李蕾
  • 1篇王秋实
  • 1篇谭晓慧
  • 1篇崔伟
  • 1篇龚浩然
  • 1篇张伟
  • 1篇尚子靖
  • 1篇冯为蕾
  • 1篇闫鹏

传媒

  • 3篇北京大学学报...
  • 1篇中国科学：信...
  • 1篇微纳电子与智...

年份

  • 1篇2020
  • 3篇2014
  • 1篇2013
共 5 条 记 录，以下是 1-5
全选 清除 导出
排序方式：
基于脉宽收缩和累积寄存器的片上时钟抖动测试电路被引量：1
2014年
本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65 nm CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1 ps.
冯为蕾冯建华叶红飞张兴
关键词：时钟抖动抖动测试
一种3D IC TSV互连的内建自测试和自修复方法(英文)被引量：2
2014年
提出一种检测和修复有缺陷TSV的内建自测试(BIST)和内建自修复(BISR)的方法。采用BIST电路测试TSV,根据测试结构,采用BISR电路配置TSV映射逻辑,有故障的TSV可被BISR电路采用TSV冗余修复。所提出的设计可减小TSV测试价格,并减少TSV缺陷引起的成品率损失。电路模拟表明,面积代价和时间代价是可接受的。
王秋实谭晓慧龚浩然冯建华
关键词：三维集成电路内建自测试冗余
一种基于环路结构的RFIC内建自测试方法被引量：1
2014年
提出一种基于环路(Loopback)测试的内建自测试(BIST)方法。为了基于环路结构的内建自测试,设计了一种可编程CMOS衰减器。具有内建自测试(BIST)电路RF收发器的测试结果表明,此方法能够正确检测出系统故障,可以应用于生产测试,并能减少测试时间和测试成本。
崔伟冯建华叶红飞闫鹏
关键词：内建自测试LOOPBACK可测性设计射频集成电路
IP保护方法研究进展被引量：2
2020年
电子器件生产成本的增加和集成电路设计方法的改变已导致微电子工业中的新兴威胁,例如伪造、非法复制、反向工程和盗窃,IP保护已经成为一个重要的研究课题。系统概述了各种主流的IP保护方法,包括加密与许可证机制、数字指纹、数字水印、硬件计量、硬件混淆等,重点介绍了基于约束、附加、模块、功率的数字水印方法的研究进展,也介绍了几种最新的IP保护方法,提出了未来IP保护可能的发展方向。
张伟冯建华
关键词：IP核硬件安全数字水印
基于有限状态机的硬件木马设计和插入（英文）被引量：1
2013年
针对集成电路设计和制造中存在的硬件木马问题,提出一种新的模型来提高木马检测能力。该模型基于有限状态机,比组合电路型木马难于触发和检测。同时,木马电路插入位置的选择也可以有效规避路径延时检测方法。实验选择ISCAS’89基准电路中的S349作为目标电路,对功能和延时信息进行仿真。实验结果表明,这种类型的木马难于激活,并且选择合适的插入位置可以有效隐藏延时信息。
李蕾尚子靖冯建华张兴安辉耀
关键词：硬件安全
全选 清除 导出
共1页<1>
聚类工具0