您的位置: 专家智库 > >

国家高技术研究发展计划(2003AA1Z1190)

作品数:17 被引量:115H指数:4
相关作者:李宥谋蒋林孟李林韩俊刚邓军勇更多>>
相关机构:西安邮电学院西北大学中国人民解放军第323医院更多>>
发文基金:国家高技术研究发展计划国家自然科学基金国家科技重大专项更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 17篇期刊文章
  • 1篇会议论文

领域

  • 17篇电子电信
  • 1篇自动化与计算...

主题

  • 6篇电路
  • 5篇同步数字体系
  • 3篇电路交换
  • 3篇电路设计
  • 3篇同步数字系列
  • 3篇专用集成电路
  • 3篇芯片
  • 3篇宽带
  • 3篇集成电路
  • 3篇ASIC
  • 2篇软核
  • 2篇现场可编程
  • 2篇宽带交换
  • 2篇IP软核
  • 1篇断言
  • 1篇信号
  • 1篇阵列
  • 1篇帧定位
  • 1篇事务
  • 1篇数据传输

机构

  • 18篇西安邮电学院
  • 1篇复旦大学
  • 1篇西北大学
  • 1篇中国人民解放...

作者

  • 6篇李宥谋
  • 5篇韩俊刚
  • 5篇蒋林
  • 4篇孟李林
  • 3篇曾泽沧
  • 3篇邓军勇
  • 2篇张华
  • 2篇郭建
  • 1篇邢立冬
  • 1篇房鼎益
  • 1篇吕建东
  • 1篇杜慧敏
  • 1篇刘钊远
  • 1篇章倩苓
  • 1篇朱刘松
  • 1篇蒋林
  • 1篇刘有耀

传媒

  • 3篇半导体技术
  • 3篇微电子学与计...
  • 3篇光通信研究
  • 2篇计算机工程
  • 2篇微计算机信息
  • 1篇电讯技术
  • 1篇西北大学学报...
  • 1篇光通信技术
  • 1篇西安邮电学院...

年份

  • 1篇2009
  • 5篇2008
  • 5篇2007
  • 5篇2006
  • 1篇2005
  • 1篇2004
17 条 记 录,以下是 1-10
排序方式:
基于PSL断言的宽带电路交换芯片验证被引量:3
2007年
利用基于PSL断言的验证方法验证了宽带电路交换芯片XYDXC160的设计。该芯片单片支持64路2.488Gb/s STM-16帧结构的SDH码流的输入/输出,实现1 024×1 024 STM-1流的无阻塞电路交换。断言技术的引入,降低了验证工作的复杂度,提高了验证的速度和效率,确保了验证工作的质量。
张华郭建韩俊刚
关键词:同步数字系列
数/模混合信号设计验证中主要问题的分析被引量:4
2007年
数/模混合片上系统的发展日新月异,为保证产品良率,芯片投片前的验证是片上系统设计流程中的关键环节。在数/模混合信号验证方法中,如何对整个混合信号设计的数字模块和模拟模块进行划分,以及如何完成两类模块间数字信号和模拟信号的相互映射传输,是混合验证中的两个主要问题。以一个1∶2解复用的混合信号设计为例,对这两个问题进行了分析讨论,同时从工具角度对两类仿真器之间的同步做了论述,最后采用Cadence的Virtuoso AMS Simulator工具进行了完整的混合信号验证。
邓军勇曾泽沧蒋林
建立可扩展验证核的方法研究
2008年
提出一种可扩展验证核的结构,根据该结构建立了一个面向光通信应用领域SDH系列芯片验证的可扩展验证核VIP,验证人员通过文本编辑,可以产生验证所需要的XML配置文件,VIP根据配置XML文件,产生仿真激励并在线检查仿真结果.
曾泽沧杜慧敏韩俊刚
关键词:XML
用流水线技术实现STM-16帧定位电路设计被引量:1
2008年
在高阶宽带电路交换专用集成电路(ASIC)芯片设计中,输入数据的帧定位和数据重排操作需要占用大量的逻辑电路。文章提出了一种流水线结构的帧定位电路设计方式,给出了STM-16码流的帧定位和数据重排的两种不同电路设计实现方案。试验结果表明,采用流水线结构设计实现的STM-16帧定位电路,可明显减小电路规模,降低芯片功耗,提高芯片的可靠性和整体性能。
孟李林
关键词:同步数字体系流水线帧定位
0.18μm CMOS 1∶20分频器电路设计被引量:3
2008年
采用0.18μm CMOS工艺设计了用于2.5GHz锁相环系统的1∶20分频器电路。该电路采用数模混合的方法进行设计,第一级用模拟电路实现1∶4分频,使其频率降低,第二级用数字电路实现1∶5分频,从而实现1∶20分频。该电路采用SMIC 0.18μm工艺模型,使用HSPICE进行了仿真。仿真结果表明,当电源电压为1.8V,输入信号峰峰值为0.2V时,电路可以工作在2.5GHz,功耗约为9.8mW。
邢立冬朱刘松蒋林
关键词:分频器CMOS工艺锁相环数模混合
60Gbit/s宽带电路交换ASIC芯片设计被引量:1
2007年
文章提出了一种60 Gbit/s宽带电路交换专用集成电路(ASIC)芯片的设计实现方案。针对设计芯片速度快、规模大和功耗大等特点,给出了采用流水线设计思想和优化结构处理技术的电路设计解决方案。同时还给出了采用现场可编程门阵列(FPGA)芯片对设计电路进行功能验证的结果和ASIC流片的基本数据。
孟李林
关键词:专用集成电路现场可编程门阵列同步数字体系电路交换
用PSL验证宽带电路交换芯片
基于断言的验证使用性质描述语言对系统的功能进行描述,并把这些描述写成相应的断言,通过验证工具检查断言是否成功,从而判断设计是否满足系统的功能要求。 Accellera的性质描述语言PSL,是用来对系统的功能进行规范描述的...
张华郭建韩俊刚
关键词:同步数字系列
文献传递
8B/10B编码器的设计及实现被引量:29
2005年
本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。
李宥谋
关键词:串行数据传输VERILOG语言
40Gb/s交换IP软核验证和测试
2006年
研究40Gb/s交换IP软核的验证和测试方法。通过建立SDH芯片验证平台和SDH芯片测试平台,实现IP软核的功能仿真、时序仿真和芯片性能测试。使得IP软核质量优良、性能稳定,适应性强,达到了交换IP软核的设计要求。形成了具有自主知识产权的40Gb/s交换IP软核。
李宥谋
关键词:IP软核
宽带电路交换核心芯片的验证与测试被引量:1
2009年
介绍了一种宽带电路交换核心芯片的结构,针对设计的电路给出了验证模型,讨论了功能验证的内容和方法,重点讨论了流片完成后如何对芯样片进行全面测试。给出了测试系统的组成,并对测试的步骤、内容和方法进行了讨论,最后给出了测试结果及其分析。芯片现已投入实际应用。
刘钊远李宥谋蒋林邓军勇
关键词:仿真验证电路交换ASIC
共2页<12>
聚类工具0