您的位置： 专家智库 > >

教育部“新世纪优秀人才支持计划”(NCET-05-0851)

作品数：7 被引量：28H指数：4
相关作者：刘红侠贾仁需栾苏珍胡仕刚吴笑峰更多>>
相关机构：西安电子科技大学湖南科技大学更多>>
发文基金：教育部“新世纪优秀人才支持计划”国家自然科学基金西安应用材料创新基金更多>>
相关领域：电子电信理学更多>>

文献类型

  • 7篇中文期刊文章

领域

  • 6篇电子电信
  • 1篇理学

主题

  • 2篇铜互连
  • 2篇绝缘衬底
  • 2篇可靠性
  • 2篇互连
  • 2篇SOI_MO...
  • 2篇超薄
  • 2篇衬底
  • 1篇低功耗
  • 1篇电路
  • 1篇调制
  • 1篇调制器
  • 1篇动态比较器
  • 1篇动态应力
  • 1篇信号串扰
  • 1篇氧化层
  • 1篇异质栅
  • 1篇应力
  • 1篇栅介质
  • 1篇栅氧化
  • 1篇栅氧化层

机构

  • 7篇西安电子科技...
  • 2篇湖南科技大学

作者

  • 7篇刘红侠
  • 3篇栾苏珍
  • 3篇贾仁需
  • 2篇石立春
  • 2篇周文
  • 2篇蔡乃琼
  • 2篇李迪
  • 2篇吴笑峰
  • 2篇胡仕刚
  • 1篇匡潜玮
  • 1篇王瑾
  • 1篇高博
  • 1篇曹磊

传媒

  • 4篇物理学报
  • 2篇中南大学学报...
  • 1篇电子与信息学...

年份

  • 2篇2010
  • 2篇2009
  • 3篇2008
共 7 条 记 录，以下是 1-7
全选 清除 导出
排序方式：
新型高速低功耗CMOS动态比较器的特性分析被引量：8
2009年
为了降低sigma-delta模数转换器功耗,针对应用于sigma-delta模数转换器环境的UMC 0.18μm工艺,提出1种由参考电压产生电路、预放大器、锁存器以及用作输出采样器的动态锁存器组成的新型高速低功耗的CMOS预放大锁存比较器。该比较器中输出采样器由传输门和2个反相器组成,可在较大程度上减少该比较器的功耗。电路采用标准UMC0.18μm工艺进行HSPICE模拟。研究结果表明:该比较器在1.8V电源电压下,分辨率为8位,在40MHz的工作频率下,功耗仅为24.4μW,约为同类比较器功耗的1/3。
吴笑峰刘红侠石立春李迪胡仕刚
关键词：CMOS工艺
高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响被引量：1
2008年
研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也不相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.
栾苏珍刘红侠贾仁需蔡乃琼王瑾
关键词：高K栅介质
动态应力下超薄栅氧化层经时击穿的可靠性评价被引量：4
2008年
实验发现动态电压应力条件下,由于栅氧化层很薄,高电平应力时间内隧穿入氧化层的电子与陷落在氧化层中的空穴复合产生中性电子陷阱,中性电子陷阱辅助电子隧穿.由于每个周期的高电平时间较短(远远低于电荷的复合时间),隧穿到氧化层的电子很少,同时低电平应力时间内一部分电荷退陷,形成的中性电子陷阱更少.随着应力时间的累积,中性电子陷阱达到某个临界值,栅氧化层突然击穿.高电平时形成的陷阱较少和低电平时一部分电荷退陷,使得器件的寿命提高.
栾苏珍刘红侠贾仁需
关键词：超薄栅氧化层经时击穿
高k介质异质栅全耗尽SOI MOSFET二维解析模型被引量：7
2008年
为了研究高介电常数(高k)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合.
栾苏珍刘红侠贾仁需蔡乃琼
关键词：异质栅解析模型
IC中多余物缺陷对信号串扰的定量研究被引量：1
2010年
该文研究了铜互连线中的多余物缺陷对两根相邻的互连线间信号的串扰,提出了互连线之间的多余物缺陷和互连线之间的互容、互感模型,用于定量的计算缺陷对串扰的影响。提出了把缺陷部分单独看作一段RLC电路模型,通过提出的模型研究了不同互连线参数条件下的信号串扰,主要研究了铜互连线的远端串扰和近端串扰,论文最后提出了一些改进串扰的建议。实验结果证明该文提出的信号串扰模型可用于实际的电路设计中,能够对设计人员设计满足串扰要求的电路提供指导。
周文刘红侠匡潜玮高博曹磊
关键词：集成电路信号串扰铜互连可靠性
有丢失物缺陷的铜互连线中位寿命的定量研究被引量：1
2009年
本文研究了六层互连线上的丢失物缺陷对互连电迁移中位寿命的影响,提出了各层互连线缺陷处的温度模型和缺陷在不同互连层的中位寿命模型,能够定量地计算缺陷对互连电迁移中位寿命的影响,给出了提高互连线中位寿命的方法.研究结果表明:互连线宽度与缺陷处互连线有效宽度的比值越大,互连线寿命越短;缺陷处的温度越高,互连线寿命越短.在互连线参数变化明显的层与层之间,互连线寿命受比值和温度的双重影响,寿命急剧下降.根据该物理模型可以准确计算出互连线具体的温度和寿命数据,可以直接指导集成电路的设计和工艺制造.
周文刘红侠
关键词：可靠性铜互连
高精度Σ-ΔADC中的数字抽取滤波器设计被引量：6
2010年
设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。
吴笑峰刘红侠李迪胡仕刚石立春
关键词：调制器数字滤波器
全选 清除 导出
共1页<1>
聚类工具0