公共文化服务平台

共 9 条记录，以下是 1-9

全选清除导出

排序方式：

HBA卡的PCIe4.0信号完整性设计与实现被引量：1: 2023年; 针对封装基板信号完整的主机总线适配器(Host Bus Adapter,HBA)芯片,设计了一款PCIe4.0×4Lane/SAS3.0/SATA3.0印刷电路板(Printed Circuit Board,PCB)。为了保证高速串行计算机扩展总线标准(Peripheral Component Interconnect Express,PCIe)4.0的信号完整性,对传输速率最高的PCIe4.0进行整板仿真。仿真结果表明,以TX3信号为例,工作频率为10.0 GHz时,PCIe4.0主要差分信号的插入损耗、回波损耗分别为-2.26 dB和-8.11 dB,无均衡器测量眼图的眼高和眼宽分别为72 mV和0.41 UI,加均衡器测量眼图的眼高和眼宽为214 mV和0.65 UI。实际测量眼图的眼高和眼宽为188 mV和0.61 UI,仿真和实测结果相差不大,HBA芯片从基板封装到PCB整板的设计保证了PCIe的信号完整性。; 楼向雄高羽张廷锴刘天航; 关键词：HBA 信号完整性 S参数眼图

感应耦合等离子体增强磁控溅射法制备MoO_(3)高透亲水光学薄膜: 2023年; 将磁控溅射和感应耦合相结合形成感应耦合等离子体增强磁控溅射技术(ICPMS),制备了MoO_(3)高透亲水光学薄膜。使用分光光度计、水接触角测试仪、扫描电子显微镜、X射线衍射仪和X射线能谱仪,分别表征薄膜的光学性能、润湿性能、显微形貌、晶体结构和化学成分。通过正交实验法,以MoO_(3)薄膜的氧钼比、光学透过率、水接触角为指标,探究了感应耦合等离子体(ICP)氧氩比、ICP功率、靶位工作压强和ICP前处理时间工艺参数对MoO_(3)薄膜性能的影响。结果表明:氧氩比是影响性能的主要参数,其次是工作压强,影响最小参数是ICP功率。最优工艺参数是氧氩比400/300、靶位工作压强为0.15 Pa、功率为1500 W、前处理时间为18 min。研究为高透亲水光学薄膜应用,提供具体实验设计和工艺方法指导。; 彭井泉郑学军冯春阳李方黄乐陈立左滨槐陈丽娟贺楚才; 关键词：接触角

引领求索与激励前行的典范--杰出导师邓先灿教授教书育人纪实: 2013年; 记述了国家科技进步一等奖获得者、国家级有突出贡献专家、杭州电子科技大学邓先灿教授在教书育人方面的事迹,总结了她在研究生培养方面的教育理念和成果。; 徐红骆建军罗志增樊菱雁; 关键词：国家科技进步一等奖研究生导师

一种应用于SD/MMC控制器的RC振荡器设计被引量：3: 2017年; 设计了一种数字可调RC振荡器电路,并将其集成于SD/MMC控制器芯片,用于产生对存储介质的控制时钟.该RC振荡器是一种张弛振荡器,使用内部MOS电容,可选择使用内部电阻或外部电阻,其内部电阻为3位可调节.使用Cadence Spectre仿真平台对所设计的电路进行仿真.最后,将所设计电路应用于基于SMIC 0.13μm逻辑CMOS工艺的SD/MMC控制器芯片上,芯片测试结果表明,该振荡器的中心频率约为306 MHz,在-10~80℃的温度范围内精度达到±0.42%,满足应用要求.; 骆建军范旭东刘海銮; 关键词：RC振荡器频率可调

一种视频缩放插值算法的FPGA实现被引量：1: 2014年; 针对视频后处理信号,提出了一种视频缩放插值算法的FPGA硬件实现方案。实现过程中,插值系数采用矩阵形式存放,根据不同的设置,调用特定的系数矩阵,实现不同的缩放比例,在保证插值效果的同时,可支持多种分辨率的显示器输出。最后通过FPGA验证,满足视频图像缩放的要求。; 樊凌雁徐向阳; 关键词：插值算法视频后处理

一种高性能硬件加密引擎阵列架构: 2021年; 该文提出一种高性能硬件加密引擎阵列架构,为大数据应用提供了先进的安全解决方案。该模块架构包括一个高速接口、一个中央管理和监视模块(CMMM)、一组多通道驱动加密引擎阵列,其中CMMM将任务分配给加密引擎,经由专用算法处理后再将数据传回主机。由于接口吞吐量和加密引擎阵列规模会限制模块性能,针对PCIe高速接口,采用MMC/eMMC总线连接构建阵列,发现更多加密引擎集成到系统后,模块性能将会得到提升。为验证该架构,使用55 nm制程工艺完成了一个PCIe Gen2×4接口的ASIC加密卡,测试结果显示其平均吞吐量高达419.23 MB。; 骆建军沈一凡周迪冯春阳邓江峡; 关键词：专用集成电路加密 PCIE

PCIe HBA控制器芯片封装基板设计与仿真被引量：1: 2022年; 针对PCIe HBA控制器芯片,采用倒装球栅格阵列(Flip Chip Ball Gate Array,FCBGA)封装形式,完成了PCIe4.0封装基板的设计与信号仿真,保证了16 Gb/s高速差分信号传输的信号完整性。PCIe差分信号优化前后仿真结果比较结果表明,以RX0信号为例,工作频率为16 GHz时,差分信号的回波损耗和插入损耗分别为-8.84 dB和-1.92 dB,分别提高了2.75 dB和1.17 dB;眼图的眼宽和眼高分别为155 mV和0.53 UI,提高了7 mV和0.01 UI,优化后的封装基板设计提升了信号的传输质量,保证了PCIe的信号完整性。; 楼向雄高羽彭一弘; 关键词：S参数眼图 PCIE 信号完整性

外弹道组网测试引导控制系统设计被引量：1: 2017年; 对网络化测试技术进行了研究,设计了基于外弹道组网测试的引导控制系统,将雷达、光电设备和遥测设备所测量的目标数据坐标转换后进行弹道优选,并将优选弹道数据向所有测试设备实时广播,当测试设备目标跟踪丢失时,将接收到的广播数据作适当弹道外推后用于指引本设备快速捕获目标,提出了最小二乘+莱特准则的弹道优选算法。实验结果表明,与传统测试相比,利用本文设计的引导控制系统组网测试设备跟踪率得到显著提升,尤其光电设备跟踪率从75%提高到96%左右。; 王祖良樊凌雁黄世奇张婷王荔斌; 关键词：最小二乘

多引擎并行CBC模式的SM4算法的芯片级实现被引量：3: 2018年; 固态硬盘凭借速度快、体积小、重量轻、抗震性强、功耗低等优势,成为新一代电脑硬盘存储产品代表.硬盘信息安全不仅关系到个人隐私、企业密码,更是关系到国家安全.针对固态硬盘的信息安全问题,采用全硬件加密的方式实现国家商用密码管理局颁布的SM4算法,在固态硬盘中实现数据的加密存储,提升了存储数据安全.为了保证电脑硬盘速度不受到加/解密算法的影响,必须解决高速数据流和SM4算法模块的同步加/解密的速度匹配问题.提出了一种多引擎同步工作的方式实现CBC(cipher block chaining)模式的SM4算法,解决了SM4算法在CBC加密模式下存在反馈路径,流水线技术和轮函数合并技术难以在65nm工艺下提高吞吐率的问题.通过FPGA验证,并在国内某半导体生产线65nm工艺上流片实现,结果表明:在250MHz时钟频率下,4个引擎并行的连续读速度为528.8MBps,连续写速度为443.5MBps,满足电脑硬盘SATAⅢ型接口的速率要求.; 樊凌雁周盟骆建军刘海銮; 关键词：固态硬盘多引擎

全选清除导出

共1页<1>

杭州电子科技大学微电子研究中心