蒋小军
- 作品数：4 被引量：5H指数：2
- 供职机构：南华大学电气工程学院更多>>
- 发文基金：河南省自然科学基金湖南省科技厅科研项目湖南省科技厅资助项目更多>>
- 相关领域：电子电信更多>>
- 基于自适应比例积分控制的全数字锁相环被引量：1
- 2013年
- 针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字锁相环。该系统采用比例积分控制与自适应控制相结合的复合控制方式,其中自适应控制器可根据锁相过程的鉴频鉴相信息,自动调整数字滤波器的控制参数,实现对环路的实时控制。采用理论分析与硬件电路设计相结合的方法进行了系统设计,并用FPGA予以实现。系统仿真与硬件电路测试结果证实了设计方案的正确性。该锁相环的自由振荡频率可随输入信号频率的变化而改变,具有电路结构简单、锁相范围广、锁定速度快和稳态误差小等特点。
- 盛臻单长虹蒋小军刘丹丹
- 关键词：全数字锁相环自适应比例积分控制电子设计自动化现场可编程门阵列
- 基于自适应比例积分控制的全数字锁相环的研究与设计
- 锁相环是一种负反馈控制系统，它能够有效跟踪输入信号相位。在通信、无线电电子学、自动化、电力系统等领域，锁相环得到了普遍的应用，它已成为各类电子系统中一个重要的组成部分。由于全数字锁相环（ADPLL）消除了模拟锁相环中压控...
- 蒋小军
- 关键词：全数字锁相环超高速集成电路硬件描述语言现场可编程门阵列
- 文献传递
- 基于流水线结构的DDS多功能信号发生器设计被引量：2
- 2012年
- 在应用FPGA进行DDS系统设计过程中,选择芯片的运行速度优化和资源利用优化常常是相互矛盾的,从发展趋势和运算要求看,系统速度指标的意义比面积指标更趋重要。基于此,介绍了一种流水线结构来优化传统的相位累加器,在QuartusⅡ开发环境下搭建系统模型、仿真及下载,并采用嵌入式逻辑分析仪分析和验证了实验结果。该系统可以完成多位频率控制字的累加,能够产生正弦波、方波和三角波,具有良好的实时性。
- 原华单长虹蒋小军
- 关键词：超高速集成电路硬件描述语言现场可编程门阵列相位累加器
- 基于PI控制的全数字锁相环设计被引量：2
- 2013年
- 针对以往全数字锁相环研究中所存在电路结构复杂、设计难度较大和系统性能欠佳等问题,提出了一种实现全数字锁相环的新方法。该锁相环以数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。应用EDA技术完成系统设计,并进行计算机仿真。仿真结果表明:在一定的频率范围内,该锁相环锁定时间最长小于15个输入信号周期,相位抖动小于输出信号周期的5%,且具有电路结构简单、环路性能好和易于集成的特点。
- 蒋小军单长虹原华盛臻
- 关键词：全数字锁相环超高速集成电路硬件描述语言
