您的位置: 专家智库 > >

雷庭

作品数:4 被引量:4H指数:1
供职机构:清华大学更多>>
发文基金:国家自然科学基金国家教育部博士点基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信
  • 2篇自动化与计算...

主题

  • 2篇信号
  • 2篇信号处理
  • 2篇信号处理器
  • 2篇数字信号
  • 2篇数字信号处理
  • 2篇数字信号处理...
  • 2篇VLIW
  • 2篇处理器
  • 1篇电路
  • 1篇延时
  • 1篇自查
  • 1篇纠错
  • 1篇纠错技术
  • 1篇GP
  • 1篇超长指令字
  • 1篇处理器设计

机构

  • 4篇清华大学

作者

  • 4篇雷庭
  • 3篇孙义和
  • 2篇何虎
  • 1篇张延军
  • 1篇丁谢

传媒

  • 2篇微电子学与计...
  • 1篇清华大学学报...

年份

  • 2篇2011
  • 1篇2010
  • 1篇2007
4 条 记 录,以下是 1-4
排序方式:
一种适用于VLIW数字信号处理器的嵌入调试结构
2010年
超长指令字(Very Lone Instruction Word,VLIW)结构是数字信号处理器(DSP)设计中的一种常用结构.用户在开发应用程序的过程中常常会出现错误,查找并修复错误的调试过程要求芯片具有硬件调试功能.对此提出了一种适用于VLIW结构DSP的嵌入调试结构,通过为数不多的调试接口,能够观察芯片的内部信号,设置芯片的状态,控制程序执行过程,从而实现芯片的硬件调试.最后,在一款VLIW结构的DSP——THUASDSP2004上,实现了提出的嵌入调试结构.
雷庭何虎孙义和
关键词:数字信号处理器超长指令字
具有错误探测和纠正功能的电路设计策略
2011年
为了克服传统处理器设计方法采用最坏情况来确定电路的工作频率带来的性能(吞吐率)损失,人们开始采用具有探测错误和纠正错误功能的电路设计方法。该文在已有的探测错误、纠正错误电路基础上,提出了一种针对具有延时错误纠错功能的电路的设计策略。该方法通过计算电路的延时错误概率函数,得出在一定电源电压下使得电路达到最大吞吐率的工作频率。模拟实验结果表明,该方法可以求得使电路获得最大吞吐率的工作频率。
雷庭孙义和
关键词:处理器设计
处理器自查错纠错技术:延时故障建模、设计决策与规划
在处理器电路中,晶体管尺寸不断缩小所带来的越来越严重的工艺偏差和噪声容限下降等问题,使得出现延时故障的可能性越来越大。为避免延时故障引起的错误,一般采用增加处理器执行时钟周期的方法(用最坏情况的设计数据决策时钟周期),这...
雷庭
文献传递
适用于VLIW数字信号处理器的功能验证策略被引量:3
2007年
由于数字信号处理器结构的复杂性,对于数字信号处理器的验证一直是一个很大的挑战。构建一个基于模拟形式的数字信号处理器验证系统,该系统采用测试向量产生工具μGP产生高效率的验证向量,并将硬件设计的模拟结果与周期级精确的模拟器产生的结果进行比较来验证数字信号处理器的正确性。采用该平台对一个九级流水线的超长指令字结构数字信号处理器进行验证,可以在4000条指令内达到99%以上的代码语句覆盖率。
张延军何虎丁谢雷庭孙义和
关键词:数字信号处理器
共1页<1>
聚类工具0