谭开洲
- 作品数：137 被引量：105H指数：6
- 供职机构：中国电子科技集团第二十四研究所更多>>
- 发文基金：模拟集成电路重点实验室基金模拟集成电路国家重点实验室开放基金国家重点基础研究发展计划更多>>
- 相关领域：电子电信文化科学自动化与计算机技术理学更多>>
- 增加击穿电压的半导体结构及制造方法
- 本发明涉及一种增加击穿电压的半导体结构及制造方法。本发明结构非常简单，包括半导体材料、主扩散结、耐压层、耗尽终止区和介质层共5个部分。其中，主扩散结、耐压层、耗尽终止区都处于半导体材料中，主扩散结和耐压层的导电类型与半导...
- 谭开洲刘勇胡永贵欧宏旗唐昭焕
- 文献传递
- 介质共用的电阻场板场效应MOS器件及其制备方法
- 本发明提供了一种介质共用的电阻场板场效应MOS器件及其制备方法，本发明提供的介质共用的电阻场板场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制M...
- 谭开洲肖添张嘉浩李孝权王鹏飞裴颖李光波杨永晖蒋和全张培健邱盛陈良崔伟
- 用于单片光探测与电信号处理集成器件的基材结构及其形成方法
- 本发明涉及一种用于单片光探测与电信号处理集成器件的基材结构及其形成方法，属于半导体器件和集成电路技术领域。该方案针对高阻硅半导体材料光探测与光探测信号分开处理以及缺乏单片集成解决方案的情况，可以解决光探测器工作电压与光探...
- 谭开洲谭千里黄绍春李荣强黄文刚张兴季万涛王健安杨永晖鲁卿高传顺但伟王品红
- 文献传递
- 通过氟、氮、硼离子注入形成超浅结的方法
- 本发明公开了一种通过氟、氮、硼离子注入形成超浅结的制作方法，包括：1)对硅衬底进行氟离子注入；2)对所述硅衬底进行氮离子注入；3)对所述硅衬底进行硼离子注入；4)对所述硅衬底进行氮气退火。本发明通过采用氟、氮、硼混合注入...
- 王学毅张扬波张正元谭开洲
- 文献传递
- 一种新型半绝缘键合SOI结构被引量：2
- 2006年
- 报道了一种新型半绝缘键合SOI结构,采用化学气相淀积加外延生长键合过渡多晶硅层的方法实现了该结构.研制出的这种新结构,完整率大于85%,Si—Si键合界面接触比电阻小于5×10-4Ω·cm2.这种新结构可以广泛用于高低压功率集成电路、高可靠集成电路、MEMS、硅基光电集成等新器件和电路中.
- 谭开洲冯建刘勇徐世六杨谟华李肇基张正璠刘玉奎何开全
- 关键词：硅片键合
- 一种N沟VDMOS电离辐射界面陷阱电流传导性研究被引量：2
- 2008年
- 利用X射线对一种N沟VDMOS在不同的负载功率下进行了辐射试验,采用电流-电压(I-V)测试方法发现这种H2-O2(氢氧合成)氧化栅介质VDMOS样品存在自退火效应时,新增界面陷阱特性与通常的理论不能够很好地一致.根据所测数据,明确提出了有自退火效应样品的新增界面陷阱除了电荷效应外还具有传导电流能力的观点,初步认为该电流是表面费米能级和陷阱能级相互作用导致的产生复合电流,该电流不能简单地从I-V曲线上定量分辨出来.
- 谭开洲胡刚毅杨谟华徐世六张正璠刘玉奎何开全钟怡
- 关键词：亚阈值电流X射线辐射电离辐射
- 强电场下亚微米ESD注入型NMOS IDT-VGS微分负阻现象研究
- 2021年
- 采用优化ESD注入条件改善了NMOS器件结构。对该亚微米ggNMOS ESD防护电路单元进行了传输线脉冲TLP法测试。测试结果表明,优化后的多插指通道保护结构的静电释放电流均匀性得到改善。对该ESD注入型NMOS输出特性的研究发现,在强场下漏极电流I_(DT)是一种复合电流,随着栅源电压超过阈值V_(GS)0,它会呈现I_(DT)-V_(GS)微分负阻现象。从MOS-Bipolar复合模式下的碰撞电离和Snapback效应两方面对I_(DT)-V_(GS)微分负阻现象进行了理论分析。研究结果可用于优化CMOS/BiCMOS IC的ESD设计。
- 刘玉奎殷万军谭开洲崔伟
- 关键词：碰撞电离静电释放
- 高压半导体介质耐压终端
- 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料...
- 谭开洲付强唐昭焕胡刚毅许斌陈光炳王健安王育新张振宇杨永晖钟怡刘勇黄磊王志宽朱坤峰陈文锁邱盛
- 文献传递
- 一种深槽半导体光探测增益结构
- 本发明公开了一种深槽半导体光探测增益结构，其中，所述深槽半导体光探测增益结构包括半导体材料，所述半导体材料为第一导电杂质类型，在所述半导体材料的上表面向下开设多个深槽，所述深槽向其槽壁外扩散形成具有第二导电杂质类型的深槽...
- 谭开洲崔伟张霞张静陈仙唐昭焕吴雪张培健
- 文献传递
- 降低浮空埋层半导体器件漏电流的方法
- 本发明涉及一种降低浮空埋层半导体器件漏电流的方法。包括半导体衬底材料、第一外延层、分裂浮空埋层、第二外延层、侧壁掺杂深槽、被保护器件、表面结终端和划片道。其中，被保护器件、表面结终端处于第二外延层中，分裂浮空埋层位于第二...
- 谭开洲唐昭焕刘嵘侃刘勇
- 文献传递
