您的位置: 专家智库 > >

黄安文

作品数:8 被引量:20H指数:3
供职机构:国防科学技术大学计算机学院更多>>
发文基金:国家自然科学基金国家高技术研究发展计划国家科技重大专项更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 5篇期刊文章
  • 2篇会议论文
  • 1篇学位论文

领域

  • 7篇自动化与计算...
  • 1篇电子电信

主题

  • 7篇多核
  • 7篇多核处理
  • 7篇多核处理器
  • 7篇处理器
  • 5篇CACHE
  • 3篇低功耗
  • 3篇体系结构
  • 3篇功耗
  • 2篇低功耗设计
  • 2篇一致性
  • 2篇优化技术
  • 2篇容错
  • 2篇上网
  • 2篇数据管理
  • 2篇片上网络
  • 2篇网络
  • 2篇芯片
  • 2篇功耗设计
  • 2篇CACHE一...
  • 2篇CACHE一...

机构

  • 8篇国防科学技术...

作者

  • 8篇黄安文
  • 6篇张民选
  • 5篇高军
  • 1篇石文强
  • 1篇王永文
  • 1篇郭维

传媒

  • 2篇计算机研究与...
  • 1篇计算机工程与...
  • 1篇上海交通大学...
  • 1篇计算机工程
  • 1篇2009年全...

年份

  • 3篇2013
  • 1篇2012
  • 1篇2011
  • 1篇2010
  • 2篇2009
8 条 记 录,以下是 1-8
排序方式:
多核处理器Cache一致性协议关键技术研究被引量:8
2009年
多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境中的优缺点,分别从一致性协议与片上互连结构协同设计、面向低功耗应用的协议优化策略、Cache一致性协议验证及容错机制等角度考虑,对未来多核处理器Cache一致性协议设计的发展趋势和技术挑战进行详细分析与讨论。
黄安文张民选
关键词:CACHE一致性低功耗容错
面向虚拟共享域划分的自适应迁移与复制机制
2013年
传统数据管理机制无法感知分布式cache布局的非一致访问延迟特性,导致多核处理器大容量cache失效率和命中延迟之间的矛盾日益加剧.此外,单独依靠数据迁移和盲目复制难以解决共享数据块的竞争访问与长延迟命中问题.基于瓦片式多核处理器分布式cache的虚拟共享域划分机制,提出并实现一种域间数据自适应迁移与复制机制,能够协同感知本地目标bank候选牺牲块状态和远程命中块的局部活跃程度,在多个虚拟共享域间对多核竞争访问的共享数据进行动态迁移和复制决策,综合权衡片上长延迟命中和cache容量有效利用率问题,降低平均存储访问延迟.最后,在全系统模拟器中实现虚拟共享域划分和域间共享数据自适应迁移-复制机制,并采用典型测试程序包SPLASH-2评估性能优化情况.实验表明,与传统固定共享域划分机制和同类优化机制相比,自适应迁移与复制机制在不同共享度下均可获得相应性能提升,面积开销可以忽略不计.
黄安文石文强高军张民选
关键词:多核处理器迁移
多核处理器非一致Cache体系结构延迟优化技术研究综述被引量:5
2012年
非一致Cache体系结构(non-uniform cache architecture,NUCA)为解决多核处理器(chip multi-processor)"存储墙"难题提供了新的设计思路.重点关注面向CMP的NUCA延迟优化技术,在介绍若干典型NUCA模型的基础上,分析大容量Cache环境下共享/私有机制中的延迟-容量权衡问题,讨论映射、迁移、复制和搜索等数据管理机制在多核环境下的优缺点.最后,针对基于片上网络(network-on-chip,NoC)互连结构的可扩展CMP体系结构,从NUCA模型优化、数据管理和一致性维护机制3个方面讨论和预测未来CMP NUCA延迟优化领域的发展趋势及面临的挑战性问题.
黄安文高军张民选
关键词:多核处理器片上网络
面向延迟优化的多核处理器Cache数据管理机制研究
半导体工艺水平的不断提高和集成电路设计能力的快速发展,为多核处理器的诞生提供了必要的孵化环境并持续推动其设计技术走向成熟。目前,多核处理器凭借其计算能力较强、设计复杂度较低、可扩展性较好等优势,已经广泛应用于商业服务器、...
黄安文
关键词:集成电路多核处理器片上系统芯片设计
文献传递
CSP多核处理器芯片的低功耗设计
2013年
提出了3种高主频多核处理器CSP芯片的功耗优化技术,即电源域间隔关断技术、流量感知的动态频率调节技术和层次式门控时钟技术.结果表明,3种优化技术对降低芯片功耗的作用均非常有效,能够不同程度地降低芯片的总功耗.其中,电源域间隔关断技术能够解决静态漏流功耗,流量感知的动态频率调节技术和层次式门控时钟技术能够控制动态功耗.
高军王永文郭维黄安文
关键词:芯片功耗门控时钟
多核处理器Cache一致性协议关键技术研究
多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境...
黄安文张民选
关键词:多核处理器CACHE一致性低功耗设计容错机制
文献传递
多核处理器片上存储系统研究被引量:8
2010年
针对多核处理器计算能力和访存速度间差异不断增大对多核系统性能提升的制约问题,分析几款典型多核处理器存储系统的设计特点,探讨多核处理器片上存储系统发展的关键技术,包括延迟造成的非一致cache访问、核与cache互连形式对访存性能的束缚以及片上cache设计的复杂化等。
黄安文高军张民选
关键词:多核
多核处理器非一致Cache体系结构延迟优化技术研究综述
非一致Cache体系结构(non—uniform cache architecture,NUCA)为解决多核处理器(chipmulti—processor)“存储墙”难题提供了新的设计思路。重点关注面向CMP的NUCA延...
黄安文高军张民选
关键词:多核处理器数据管理机制片上网络
共1页<1>
聚类工具0