您的位置: 专家智库 > >

方山

作品数:6 被引量:2H指数:1
供职机构:中国科学院微电子研究所更多>>
相关领域:自动化与计算机技术电子电信文化科学更多>>

文献类型

  • 4篇专利
  • 2篇期刊文章

领域

  • 1篇电子电信
  • 1篇自动化与计算...
  • 1篇文化科学

主题

  • 4篇电路
  • 4篇版图
  • 2篇调整电路
  • 2篇预设
  • 2篇设计方法
  • 2篇寄生参数
  • 2篇寄生电路
  • 2篇复杂度
  • 1篇单元电路
  • 1篇电路设计
  • 1篇电路优化
  • 1篇电子设计
  • 1篇电子设计自动...
  • 1篇性能指标
  • 1篇优化技术
  • 1篇设计自动化
  • 1篇奇数
  • 1篇自动生成
  • 1篇自动生成技术
  • 1篇组版

机构

  • 6篇中国科学院微...

作者

  • 6篇方山
  • 6篇陈岚
  • 6篇张学连
  • 6篇吴玉平
  • 1篇张琦

传媒

  • 1篇半导体技术
  • 1篇微电子学与计...

年份

  • 1篇2018
  • 1篇2017
  • 1篇2016
  • 2篇2015
  • 1篇2014
6 条 记 录,以下是 1-6
排序方式:
一种双重版图的设计方法及系统
本发明提供一种双重版图的设计方法,包括:查找原始版图中的冲突图形,冲突图形为图形间的距离小于预设距离的一对图形;根据冲突图形查找冲突环路,冲突环路为图形数为奇数的图形环路;将冲突环路中的图形进行切割,以消除冲突环路。该方...
方山吴玉平张学连陈岚
文献传递
模拟电路设计中匹配器件组版图自动生成技术被引量:1
2014年
目前,大多数模拟版图设计者采用人工方式分析电路图、查找匹配器件组,从而进行手工布局.在大规模集成电路设计中,为了缩短集成电路的设计周期,降低成本,利用C++语言算法开发一款模拟集成电路版图布局自动化的工具.针对模拟电路中匹配器件组的匹配模式不同,根据每种匹配模式的特点编写了相应匹配器件组自动布局的算法,缩短版图的布局时间,从而缩短了设计周期,降低设计成本.通过对每种匹配模式的模拟测试及结果分析,验证了该算法的可行性和有效性.
吴玉平张学连陈岚方山
关键词:模拟电路
一种双重版图的设计方法及系统
本发明提供一种双重版图的设计方法,包括:查找原始版图中的冲突图形,冲突图形为图形间的距离小于预设距离的一对图形;根据冲突图形查找冲突环路,冲突环路为图形数为奇数的图形环路;将冲突环路中的图形进行切割,以消除冲突环路。该方...
方山吴玉平张学连陈岚
一种标准单元优化方法及系统
本发明公开了一种标准单元优化方法及系统,该方法包括:获取标准单元的当前电路和与当前电路相对应的当前版图;提取当前版图的寄生参数;在当前电路中增加寄生参数,生成带寄生电路;对带寄生电路进行性能测试,得到带寄生电路的性能测试...
吴玉平陈岚方山张学连
文献传递
一种标准单元优化方法及系统
本发明公开了一种标准单元优化方法及系统,该方法包括:获取标准单元的当前电路和与当前电路相对应的当前版图;提取当前版图的寄生参数;在当前电路中增加寄生参数,生成带寄生电路;对带寄生电路进行性能测试,得到带寄生电路的性能测试...
吴玉平陈岚方山张学连
文献传递
标准单元电路-版图设计自动优化技术被引量:1
2015年
提出了一种标准单元的电路-版图设计自动优化技术。根据目标电学性能等确定电路中器件的参数值,然后根据参数变化微调现有的标准单元版图,快速自动生成符合设计规则的新版图。该技术可从新版图中获取电路寄生参数,对电路的电学性能进行评估,进一步提高电路-版图设计自动优化速度。测试表明,该技术既可以用于加速标准单元建库和设计移植,也可以支持对更高层的SOC设计进行延时和功耗的在位优化,加速设计收敛,可缩短开发周期。
方山吴玉平陈岚张学连张琦
关键词:复用技术电子设计自动化
共1页<1>
聚类工具0