您的位置: 专家智库 > >

张德学

作品数:8 被引量:18H指数:2
供职机构:中国科学技术大学信息科学技术学院电子科学与技术系更多>>
相关领域:自动化与计算机技术机械工程电子电信更多>>

文献类型

  • 7篇期刊文章
  • 1篇学位论文

领域

  • 7篇自动化与计算...
  • 1篇机械工程
  • 1篇电子电信

主题

  • 5篇JAVACA...
  • 5篇处理器
  • 4篇智能卡
  • 2篇面积优化
  • 2篇加解密
  • 2篇AES
  • 2篇AES加解密
  • 2篇CPU
  • 1篇低功耗
  • 1篇低功耗设计
  • 1篇遗传算法
  • 1篇硬件
  • 1篇硬件模块
  • 1篇优化计算
  • 1篇适应度
  • 1篇适应度函数
  • 1篇主分量
  • 1篇微码
  • 1篇微码设计
  • 1篇基于FPGA

机构

  • 8篇中国科学技术...

作者

  • 8篇张德学
  • 7篇傅忠谦
  • 5篇郭立
  • 2篇何力
  • 2篇周佩玲
  • 2篇张建荣
  • 1篇周涛

传媒

  • 2篇中国科学技术...
  • 2篇计算机应用
  • 1篇电子技术应用
  • 1篇计算机工程
  • 1篇小型微型计算...

年份

  • 1篇2008
  • 3篇2007
  • 2篇2006
  • 1篇2004
  • 1篇2003
8 条 记 录,以下是 1-8
排序方式:
面积优化与低功耗设计的JavaCard处理器被引量:1
2008年
AOJCP(area-optimized JavaCard processor)是一种自主设计的基于微码、面积优化、低功耗的JavaCard硬件处理器.首先,描述了AOJCP中的微码处理器总体框架、单周期与控制-应答机制结合的微码设计、JavaCard指令执行过程;然后在FPGA(field programmable gate array)中实现.结果表明,AOJCP占用1410LogicCells(约合16k门),最高频率36.2MHz,典型时钟频率3.7MHz时,功耗为48mW.
张德学郭立傅忠谦
关键词:JAVACARD智能卡处理器
JavaCard CPU的设计与FPGA实现
2006年
给出了一种基于微码的JavaCard指令处理器的FPGA设计和实现,以此JavaCardCPU为核心搭建的测试平台已集成在一块FPGA上实现。
张德学郭立傅忠谦何力
关键词:JAVACARD处理器智能卡
JavaCard处理器上扩展AES加解密硬件模块的研究
2007年
JavaCard应用的许多场合需要对数据进行加解密,而JavaCard处理器大都效率不高,难以有效运行现代加解密算法.AOJCP(Area-Optimized JavaCard Processor)是一款自主设计、基于微码、面积优化、低功耗的JavaCard硬件处理器,本文描述了在其上扩展新一代密钥加密标准AES(Advanced Encryption Standard)的全过程.使用硬件执行128bit AES加密算法只需13个时钟,而pentium III机型上手工优化的AES加密算法最快需要226个时钟.扩展AES硬件模块后,AOJCP加解密速度分别可达25.3和23.5Mbit/sec.
张德学郭立傅忠谦
关键词:AES加密JAVACARD处理器
面积优化的JavaCard处理器的设计与实现
JavaCard是新一代智能卡标准,具有广泛的应用。目前的JavaCard系统多是采用软件虚拟机的方式来实现,系统软件平台本身占用了大量的资源,执行效率不高,且不能适应有特殊要求的应用(如需要快速加解密运算)。解决这些问...
张德学
关键词:处理器面积优化智能卡微码设计
Javacard CPU的设计与实现被引量:2
2007年
支持Javacard技术标准是智能卡的发展方向,目前的Javacard系统大多是采用软件虚拟机的方式来解释执行或者通过just-in-time方式执行Java指令,系统软件平台本身占用了大量的资源,且执行效率不高。解决这些问题的方法就是实现硬件Javacard指令处理器。该文给出了一种基于微码的Javacard指令处理器的FPGA设计和实现,以Javacard CPU为核心搭建Javacard CPU测试平台,并将其集成在一块FPGA上实现。
张德学郭立傅忠谦何力
关键词:JAVACARD处理器智能卡
基于遗传算法的大规模流量工程问题求解被引量:9
2003年
研究了大规模网络中的流量工程问题,其实质是在复杂约束条件下的多业务多目标网络流问题。提出了一种经过优化的遗传算法,该算法引入预处理机制,采用启发式变异操作并且采用爆破处理。仿真实验证明,该算法是快速有效的。
周涛傅忠谦周佩玲张建荣张德学
关键词:遗传算法
一种基于FPGA的AES加解密算法设计与实现被引量:2
2007年
设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.
张德学郭立傅忠谦
关键词:AES加解密算法FPGA
光网络流量工程优化计算的适应度函数研究被引量:4
2004年
研究了光网络流量工程优化计算中的适应度函数,其实质是为相互制约的多个单目标寻找一个合理的综合评价的数学表达式。使用了主分量分析的方法,该方法可以消除多个单目标之间的相互制约的关系、信息重叠以及量纲的差异,可以计算出综合评价的有效的数学表达式。仿真试验表明,该方法是可行的。
张建荣周佩玲傅忠谦张德学
关键词:光网络适应度函数主分量
共1页<1>
聚类工具0