公共文化服务平台

王建业: 作品数：47 被引量：120H指数：6; 供职机构：空军工程大学防空反导学院更多>>; 发文基金：陕西省自然科学基金国家自然科学基金军队科研基金更多>>; 相关领域：电子电信自动化与计算机技术兵器科学与技术机械工程更多>>

合作作者

基于IP核的数选式浮点矩阵相乘设计被引量：1: 2011年; 本文根据数选式矩阵运算特点,结合低阶矩阵运算IP核,采用将IP核嵌入到数选矩阵中,同时添加浮点加法运算的方法,实现浮点矩阵相乘。在节省资源消耗的同时提升了系统性能,并将改进的浮点矩阵运算在FPGA中实现。仿真结果表明该设计可行,具有一定的实际意义和应用前景。; 肖宇王建业张伟; 关键词：嵌入式 IP核现场可编程门阵列

基于温度特征分析的硬件木马检测方法被引量：4: 2018年; 硬件木马是一种在特定条件下使集成电路失效或泄露机密信息等的恶意电路,给现代信息系统带来了严重的安全隐患。该文基于硬件木马在芯片工作之初造成的温度响应特征,提出一种利用芯片温度变化特性并进行比对的硬件木马检测方法。该方法采用环形振荡器作为片内温度特征测量传感器,提取温度变化特征信息,并采用曲线拟合评价指标来评估硬件木马对温度变化特征的影响,通过比对无木马芯片温度响应特征从而完成木马检测。通过对10个不同芯片的检测,结果表明该方法能够对面积消耗32个逻辑单元硬件木马的检测率达到100%,对16个逻辑单元检测概率也能达到90%;同时检测结果表明该方法完成硬件木马检测后,能够对硬件木马的植入位置进行粗定位。; 钟晶鑫王建业阚保强; 关键词：温度变化环形振荡器

实对称矩阵特征值分解高速并行算法的FPGA实现被引量：5: 2008年; 针对MUSIC(Multiple Signal Classification,多重信号分类)算法中的信号子空间和噪声子空间分离的硬件实现实时性需要,对矩阵特征值分解的Jacobi算法进行了并行改进,采用脉动阵列结构在FPGA(Field Programmable Gate Array)上高速并行实现了对数据协方差矩阵的特征值分解。采用矢量模式CORDIC算法和旋转模式CORDIC算法实现脉动阵列结构的细胞单元。系统字长选用16 bit定点数,采用硬件描述语言VHDL进行描述,在Altera公司的EP2S60中实现。整个特征值分解模块消耗24 372个FPGA中基本逻辑单元(LE),系统最高工作频率145 MHz,完成一次特征值分解的最低耗时为14.82μs。通过理论分析和实验验证,该实现方法精度高、速度快,大大提高了MUSIC算法的实时性,扩大了MUSIC算法的应用范围。; 王飞王建业张安堂张陆游; 关键词：MUSIC算法特征值分解脉动阵列 FPGA

基于DSP开发工具的自适应滤波器被引量：7: 2010年; 针对传统方式开发的自适应滤波器效率低、难度大的缺点,利用DSP Builder,设计出了基于延时最小均方(DLMS)算法的16阶系统辨识自适应滤波器。仿真与测试表明了设计的正确性,并在CycloneⅡ系列FPGA芯片上完成了硬件验证,滤波器最高频率达到82.07 MHz,数据吞吐量显著提高。; 杨东王建业蔡飞; 关键词：自适应滤波器 DSP BUILDER FPGA

基于灰色模型的焊点健康状态预测被引量：2: 2016年; 文中将焊点故障诊断过程中得到的前期故障实测数据作为原始数据,建立焊点失效灰色模型,并对焊点后期健康状况进行预测,预测结果与实测结果对比发现,预测精度为一级.结果表明,基于灰色系统的焊点健康状态预测模型,做到了焊点故障的提前预警,克服了监测周期长、焊点故障难以预测、一旦发现即失效等问题.; 张国礼王建业刘苍; 关键词：现场可编程门阵列

自干扰对消误差对射频注入系统的影响被引量：1: 2018年; 同时同频全双工技术(CCFD)应用于射频注入系统中,其射频自干扰抵消误差会对系统的误码率造成一定影响。在加性高斯白噪声信道和自干扰环境下,分析了自干扰射频抵消幅度估计误差以及相位估计误差对最小相移键控的射频注入系统误码率的影响,理论推导出了幅度估计误差与相位估计误差对误码率影响的闭合表达式。仿真结果分析表明:在相同信噪比条件下,误码率随着幅度估计误差、相位估计误差绝对值的减小而减小。对比幅度与相位估计误差,相位估计误差对系统的误码率影响较大,当载波频率为2.4 GHz,信干比为-40 dB,自干扰相位估计误差为0.05°,且不存在幅度估计误差时,系统的误码率达10^(-2)。; 张颖王建业成钊南行; 关键词：误码率

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器被引量：2: 2019年; 为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟(12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。; 辛可为吕方旭王建业王和明; 关键词：环形振荡器

雷达自适应旁瓣干扰对消系统的改进被引量：4: 2007年; 研究了传统旁瓣自适应干扰对消系统,在强近地杂波接收时,由于近地杂波强度太大而影响了对消系统的正常工作,并最终影响到回波有用信号提取这一问题,由此提出了一种基于收敛权值存储的自适应对消系统,并给出了详细实现方案。经理论仿真和实际设备装调,结果证明利用该方案的旁瓣自适应干扰对消系统能有效解决近地接收时强地杂波带来的影响。; 阚保强蔡理王建业王森

开关稳压电源MOSFET的性能预测: 本文提出了一种用于预测MOSFETs退化的实时测试方法。介绍了一种源信号的振荡特性与导通电阻之间的关系。振荡信号随着使用寿命的增长而变化,其特征信号可以反映MOSFETs的状态。建立了一个实验平台用来检测振荡信号。由于模...; 王海龙王建业刘勇聪张家亮; 关键词：开关电源导通电阻; 文献传递

高速ADC中具有失调对消的采样保持电路设计: 2018年; 基于采样速率最快的全并行(Flash)ADC(Analog to Digital Converter)结构,采用UMC 0.18 um CMOS工艺,设计了一种具有失调对消的采样保持电路(Track-and-Hold Circuit)。该THC嵌入比较器的两级预放大电路之中,不仅可以简化ADC结构,还进一步提高了比较器速度。通过电路工作相位ф_1,ф_2交替变换,不同相位的失调分量等值反向,输出累加实现对比较器失调对消。最后,在2 GHz时钟频率下进行仿真,仿真结果表明,输入信号为800MHz时,具有失调对消THC的Flash ADC较传统结构的SFDR(Spurious Free Dynamic Range),SINAD(Signal to Noise And Distortion)分别提高了8.26 dB、3.14 dB,ENOB(Effective Number Of Bits)提高了0.52 bits。; 刘勇聪王建业连振

王建业

合作作者

文献类型

领域

主题

机构

作者

传媒

年份

用户反馈

王建业

合作作者

文献类型

领域

主题

机构

作者

传媒

年份

用户登录

用户反馈