高根生
- 作品数：7 被引量：11H指数：3
- 供职机构：浙江大学电气工程学院超大规模集成电路设计研究所更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：电子电信更多>>
- 一种基于卷积核用于光刻模拟的计算稀疏空间点光强的方法(英文)被引量：3
- 2003年
- 光学邻近校正 (OPC)系统要求一种精确、快速的方法来预测掩模图形转移到硅圆片的成像结果 .基于 Gabor的“降解为主波”方法 ,一个部分相干成像系统可以用相干成像系统的叠加来近似 ,并用高斯过滤器来模拟光刻胶横向扩散和一些掩模工艺效应 ,由此提出了一种基于卷积核的精确、快速地用于光刻模拟的稀疏空间点光强计算方法 .这种模型的简单性从本质上给计算和分析带来了好处 .
- 史峥王国雄严晓浪陈志锦高根生
- 关键词：光刻仿真光学邻近校正卷积核半导体
- 用于光刻模拟的快速计算稀疏空间点光强的方法被引量：1
- 2003年
- 使用光刻仿真工具模拟掩模图形到硅圆片的转移成像结果 ,可以分析集成电路在工艺规则下产品的可靠性和部分电学特性 基于Gabor的“主波分解”方法 ,一个部分相干成像系统可以用相干成像系统的叠加来近似 ,再对空间图像进行高斯卷积来模拟光刻胶的实际扩散效应 ,从而获得一种精确、快速用于光刻模拟的稀疏空间点光强计算方法 根据光学系统的传输交叉系数的特性 。
- 王国雄史峥严晓浪陈志锦高根生熊军
- 关键词：光刻仿真集成电路可靠性电学特性矩阵分解
- 基于密集采样成像算法的全芯片可制造性检查技术
- 2005年
- 分辨率增强技术(Resolution Enhancement Technology, RET)在集成电路制造中的应用使得光刻用掩模图形日趋复杂, 而掩模制造成本和制备时间也随之增加. 由于光刻工艺包含了一系列复杂的物理和化学过程, 分辨率增强技术本身很难保证其输出结果的正确性, 因此在制造之前, 利用计算机对已经过处理的版图作可制造性验证变得十分必要. 文中介绍了光刻建模、成像模拟和问题区域查找的算法, 回顾和比较了当今流行的post-RET验证方法, 并阐述了基于密集采样成像算法(Dense Silicon Imaging, DSI)的可制造性验证的必要性. 并在密集采样成像算法的各个关键步骤提出了新的加速算法. 在新算法的帮助之下, 以往由于计算量太大而被认为不实用的基于密集采样成像的可制造性检查得到了实现.文章的最后部分给出了密集采样成像算法在实际中应用的例子和实验结果.
- 严晓浪陈晔史峥马玥高根生
- 关键词：成像算法可制造性光刻掩模分辨率增强技术芯片
- 超深亚微米与纳米级标准单元的可制造性设计与验证技术被引量：1
- 2006年
- 当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战。由于亚波长光刻的使用,图形转移质量将严重下降。在这种情况下,以集成电路的可制造性作为目标的“可制造性设计”方法在标准单元设计中变得至关重要。本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作。同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程。
- 张培勇严晓浪史峥高根生
- 关键词：可制造性设计
- 亚100纳米级标准单元的可制造性设计被引量：4
- 2005年
- 本文介绍了亚 10 0纳米工艺可制造性验证的一组工艺仿真和错误定位技术 ,制定了标准单元可制造性设计 (DFM ,DesignForManufacturability)的流程 ,重点讨论了在亚 10 0纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题 ,提出了相应的新设计规则和解决方案 .依靠以上DFM技术方法 ,完成了实际 90nm工艺标准单元可制造性设计工作 .
- 张培勇严晓浪史峥高根生马玥陈晔
- 关键词：可制造性设计分辨率增强技术
- 一种用于标准单元版图交替移相掩模相位兼容性规则检查的工具被引量：3
- 2004年
- 介绍了一套基于相位冲突图的生成和处理的新方法 ,可以准确、全面地对由传统方法设计的标准单元版图(暗场 )进行检查 .基于此方法的软件工具能够检查标准单元版图 ,找出不符合交替移相掩模设计要求的图形 ,并给出相关的修改建议 .
- 高根生史峥陈晔严晓浪
- 超深亚微米集成电路可制造性验证与设计技术研究
- 当集成电路生产工艺发展到纳米级时,利用现有的曝光设备(248nm和193nm),由于所谓的光学邻近效应,集成电路制造厂商已经无法制造出满足电路功能要求的产品.在波长更小的光刻系统出现前,为了能利用现有设备解决集成电路的可...
- 高根生
- 关键词：光学邻近校正分辨率
- 文献传递
