李刚
- 作品数：13 被引量：20H指数：3
- 供职机构：中国科学院微电子研究所更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 一种基于低密度奇偶校验码的自适应编解码方法
- 本发明是一种基于低密度奇偶校验(LDPC)码的自适应编解码方法，该方法包括：根据接收到的数据，接收机对无线信道的传输特性进行信道估计，并依此对接收到的数据进行均衡处理；同时获取数据的LDPC码编码方式。根据信道估计结果以...
- 李刚黑勇周玉梅仇玉林
- 文献传递
- 动态调整最大迭代次数的低密度奇偶校验码迭代译码方法
- 本发明公开了一种动态调整最大迭代次数的奇偶校验码迭代译码方法，该方法包括：预先将每次奇偶校验码(LDPC)译码时实际使用的迭代次数与最大迭代次数的差值累加，将该累加结果作为剩余可用迭代次数R；根据当前剩余可用迭代次数R与...
- 李刚黑勇周玉梅仇玉林
- 文献传递
- WiMAX中多码率LDPC解码器的设计与实现被引量：3
- 2008年
- 针对WiMAX中多码率LDPC码,提出一种多码率LDPC解码器结构,并且在FPGA上实现了该解码器。实验结果表明:该解码器完全可以满足IEEE802.16e标准中多码率的实现要求,而且具有高吞吐率、高性能的特点。
- 李刚黑勇刘志国仇玉林
- 关键词：WIMAX标准IEEE802.16E标准LDPC解码器多码率现场可编程门阵列
- MB-OFDM UWB系统中高吞吐率Viterbi译码器的实现被引量：2
- 2008年
- 提出了一种用于MB-OFDM UWB系统的高吞吐率低功耗Viterbi译码器结构.该结构利用基4蝶形单元的对称性,降低了Viterbi译码器的实现复杂度.采用SMIC0.13μm CMOS工艺设计并实现了该译码器,在时钟频率为240MHz时,它的最大数据吞吐率为480Mb/s,功耗为135mW.在加性高斯白噪声信道下,它的误码率十分接近理论仿真值.该译码器可用于MB-OFDM UWB系统以及其他高吞吐率低功耗的通信系统中.
- 李刚黑勇仇玉林
- 关键词：VITERBI译码器MB-OFDMWPANASIC
- 一种高速Viterbi译码器的设计与实现被引量：7
- 2007年
- Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在StratixⅡ FPGA上实现、验证了该Viterbi译码器.验证结果表明,该译码器数据吞吐率达到231Mbit/s,在加性高斯白噪声(AWGN)信道下的误码率十分接近理论仿真值.与同类型Viterbi译码器比较,该译码器具有高速、硬件实现代价低的特点.
- 李刚黑勇乔树山仇玉林
- 关键词：VITERBI译码器FPGAAWGN
- 宽带无线通信系统中纠错码译码技术及实现研究
- 纠错码技术可以有效保障无线通信的可靠性以及高频带利用率的实现。随着多媒体、高速数据传输等业务的发展，宽带无线通信系统对纠错码提出了更高的要求：高纠错性能、高数据吞吐率、低实现复杂度。
面向下一代移动通信(B3G/4...
- 李刚
- 关键词：宽带无线通信系统纠错码技术译码技术译码器卷积码
- 动态调整最大迭代次数的奇偶校验码迭代译码方法
- 本发明公开了一种动态调整最大迭代次数的奇偶校验码迭代译码方法，该方法包括：预先将每次奇偶校验码(LDPC)译码时实际使用的迭代次数与最大迭代次数的差值累加，将该累加结果作为剩余可用迭代次数R；根据当前剩余可用迭代次数R与...
- 李刚黑勇周玉梅仇玉林
- 文献传递
- 一种基于低密度奇偶校验码的自适应编解码方法
- 本发明是一种基于低密度奇偶校验(LDPC)码的自适应编解码方法，该方法包括：根据接收到的数据，接收机对无线信道的传输特性进行信道估计，并依此对接收到的数据进行均衡处理；同时获取数据的LDPC码编码方式。根据信道估计结果以...
- 李刚黑勇周玉梅仇玉林
- 文献传递
- IEEE 802.16e中LDPC译码器的实现被引量：3
- 2008年
- 面向IEEE802.16e中LDPC码,分析了各种译码算法的译码性能,归一化最小和(NMS)算法具备较高译码性能和实现复杂度低的特点。提出一种基于部分并行方式的LDPC译码器结构,可以满足IEEE802.16e中非规则LDPC码的译码要求。在FPGA上实现了该译码器,数据吞吐率可以达到130Mb/s。
- 李刚黑勇仇玉林
- 关键词：WIMAXIEEELDPC译码器FPGA
- 一种准循环LDPC解码器的设计与实现被引量：6
- 2008年
- 面向准循环LDPC码的硬件实现,定点分析了各种解码算法的解码性能,偏移量最小和(OMS)算法具备较高解码性能和实现复杂度低的特点.提出一种基于部分并行方式的准循环LDPC解码器结构,在FPGA上利用该结构成功实现了WiMAX标准中的LDPC解码器.FPGA验证结果表明,采用该结构的解码器性能优良,实现复杂度低,数据吞吐率高.
- 李刚黑勇仇玉林
- 关键词：准循环LDPC码LDPC解码器WIMAXFPGA
