您的位置： 专家智库 > >

李正东

作品数：3 被引量：7H指数：1
供职机构：重庆通信学院更多>>
发文基金：国家自然科学基金中国科学技术大学研究生创新基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 3篇硬件
  • 2篇电路
  • 2篇硬件结构
  • 2篇集成电路
  • 2篇大规模集成电...
  • 1篇低功耗
  • 1篇硬件架构
  • 1篇硬件结构设计
  • 1篇阵列
  • 1篇流水线
  • 1篇脉动阵
  • 1篇脉动阵列
  • 1篇架构
  • 1篇功耗
  • 1篇PDS
  • 1篇DH
  • 1篇并行处理
  • 1篇高性能
  • 1篇S-N

机构

  • 3篇中国科学技术...
  • 3篇重庆通信学院

作者

  • 3篇陈运必
  • 3篇李正东
  • 3篇郭立
  • 2篇池凌鸿
  • 1篇赵龙
  • 1篇谢锦生

传媒

  • 1篇电子与信息学...
  • 1篇中国科学院研...
  • 1篇中国科学：信...

年份

  • 2篇2012
  • 1篇2011
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
支持动态搜索区域的运动估计硬件结构设计与优化
2012年
提出一种支持动态搜索区域的可变块大小运动估计硬件结构,弥补固定大小搜索区域的不足,可同时降低外存带宽、计算复杂度和功耗.使用循环分布式存储结构来支持动态搜索区域的数据存取.此外,对耗时的SAD(sum of absolute differences)计算阵列进行均衡的流水线划分和加法逻辑优化.实现结果表明,相比同类设计,该设计以少量的吞吐率损失,换取面积效率和功耗效率的明显提高.
陈运必郭立李正东池凌鸿
关键词：流水线大规模集成电路
高性能并行比特变换运动估计硬件架构设计被引量：6
2011年
为了满足便携式实时全高清视频的处理要求,该文基于1维源像素线性阵列,提出一种新的多宏块并行比特变换运动估计结构,克服以往2维阵列消耗资源较多且延时大的不足。该文结构易于并行扩展且更为节约资源,进一步还针对脉动胞元和数据存储器这两个系统瓶颈进行优化设计。FPGA实现结果表明,与同类设计相比,该文设计在面积和速度上均有改善,LUTs资源节约43%,DFFs资源节约25%,BRAMs数目节约75%,性能提升32%。
陈运必郭立李正东池凌鸿
关键词：硬件架构并行处理脉动阵列
基于DHS-NPDS的低功耗运动估计硬件结构设计被引量：1
2012年
为了达到实时视频编码的低功耗、低带宽、省资源3个要求,文中基于改进的归一化部分失真搜索算法,提出一种新颖的运动估计硬件结构.新结构同时支持归一化部分失真搜索和自适应搜索区域调整.前者可降低运动估计的计算复杂度,从而实现低功耗省资源两个要求,后者能避免不必要的外存访问,从而降低数据带宽.在UMC 90 nm CMOS工艺下实现结果表明,相比于传统结构的最好结果,文中结构以6.2%的吞吐率损失,换取面积效率和功耗效率分别提高425.5%和397.5%.
陈运必李正东郭立谢锦生赵龙
关键词：低功耗大规模集成电路
全选 清除 导出
共1页<1>
聚类工具0