张楷
- 作品数：11 被引量：45H指数：4
- 供职机构：清华大学信息科学技术学院计算机科学与技术系更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电气工程更多>>
- 通用CPU实验系统的设计与实现
- 在计算机组成原理教学实验中,教学计算机是进行实验的必备工具,它提供了学生实验的软硬件平台。近几年随着计算机和微电子技术的发展,微处理器的设计和实现一直是国内外研究的热点。目前计算机组成原理实验用的TEC-2000,XS4...
- 张楷
- 关键词：超高速硬件描述语言数据通路控制通路
- 文献传递
- 一种新的高速计算机信号完整性分析技术被引量：4
- 2003年
- 随着计算机速度的显著提高,信号完整性问题已经成为高速计算机设计中的关键。本文详细介绍了一种新的信号完整性分析技术,通过集成泰克公司逻辑分析仪和数字荧光示波器,将物理层模拟信号,数据层数字信号时间相关的联合观测,可以有效定位,分析高速计算机系统中出现的故障问题,排除由于信号完整性问题导致的计算机系统错误。最后结合MC68340的处理器和高速总线。给出了高速信号完整性分析实例。
- 张楷赵博
- 关键词：信号完整性逻辑分析仪高速计算机信号反射
- 基于FPGA的CPU仿真测试技术被引量：2
- 2003年
- 随着计算机技术的飞速发展,在面向计算机系统结构教学实验的CPU设计中,软硬件的仿真测试十分重要。本文介绍了一种基于FPGA的16位CPU仿真测试技术,它利用FPGA内部的嵌入式阵列块单元构成指令存储器和数据存储器,将CPU的数据通路,控制通路单元集成在一起,提供一个完全的软件仿真环境。设计人员可以通过仿真软件结合FPGA器件直接进行整个CPU的功能仿真和时序仿真,最后结合泰克公司的TLA逻辑分析仪,对CPU进行全面的硬件仿真测试。
- 张楷项忠友
- 关键词：现场可编程门阵列逻辑分析仪
- 饮食业油烟净化设备测试规范与综合评价
- 张楷
- 关键词：饮食业油烟净化综合评价
- 通用16位CPU的设计与实现被引量：19
- 2003年
- 随着计算机技术的飞速发展,传统的计算机组成与原理以及计算机系统结构教学用计算机已经不能适应当前的要求。该文详细介绍了新一代面向教学实验的通用16位CPU设计过程。首先决定CPU的构架,经过指令集设计,数据通路和控制通路的设计,最后通过FPGA实现通用的16位CPU。实验人员可以在这个通用CPU设计平台上进行计算机组成与原理的各个部件实验,CPU内核的设计验证以及整个计算机系统的实验。
- 张楷汤志忠
- 关键词：中央处理器指令集数据通路控制通路
- 一种新的高速计算机总线分析和调试技术
- 2003年
- 随着计算机总线结构的变化和速度提高,高速计算机系统分析和调试越来越复杂。传统方法只能分析系统中的单一低速总线,分别观测物理层信号和数据层数据进行分析。本文介绍了一种新的计算机总线调试技术,针对不同的总线类型,配合相应的分析调试工具,从物理层,数据层,逻辑协议层对整个系统总线进行多域的联合观测和分析,从整个计算机系统的各个层面上去发现,分析以及排除系统出现的错误。
- 张楷项忠友
- 关键词：串行总线点对点连接逻辑分析仪
- 通用16位CPU设计与实现
- 随着计算机技术的飞速发展,传统的计算机组成原理教学用计算机已经不能适应当前的要求.本文详细介绍了新一代面向教学实验的通用16位CPU设计过程.首先决定CPU的构架,经过指令集设计,数据通路和控制通路的设计,最后通过可编程...
- 张楷汤志忠
- 关键词：中央处理器指令集数据通路控制通路
- 文献传递
- 一种新的高速计算机系统抖动分析方法被引量：2
- 2003年
- 计算机系统的时钟速度越来越高,数据传输率越来越快,全面分析高速数字系统的抖动已经成为影响高速计算机系统的基本因素。本文全面介绍了抖动的定义,抖动和漂移的关系,分析和研究了高速计算机系统中存在的抖动问题,并提供了一套新的抖动分析方法,利用泰克公司TDSJIT3抖动分析工具,根据抖动中具体参数进行抖动可视化,抖动建模,将高速计算机系统中的抖动进行时域和频域的分析。
- 张晓华张楷
- 关键词：计算机系统定时抖动高斯分布
- 通过抖动建模和分解计算高速计算机系统的误码率被引量：2
- 2004年
- 随着计算机速度的显著提高,定时抖动已经成为影响高速计算机性能的基本因素,文章全面介绍了如何根据抖动中的具体参数进行抖动可视化和抖动建模,进而进行抖动分解,运用统计学的方法,将高速计算机系统中的抖动进行时域和频域的分析,通过计算抖动来估算系统的误码率。最后对随机抖动和确定性抖动分量分离给出了一种实际可行的抖动分解和测试方法。
- 张楷汤志忠
- 关键词：误码率
- VHDL语言设计可综合的微处理器内核被引量：5
- 2004年
- 详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程。CPU指令系统构架采用RISC结构 ,设计上使用结构化编程方法 ,将CPU内核按照功能划分为不同的模块 ,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后 ,通过EDA工具进行CPU内核的逻辑综合和功能仿真 。
- 张楷汤志忠
- 关键词：VHDL微处理器逻辑综合
