您的位置： 专家智库 > >

兰景宏

作品数：6 被引量：7H指数：1
供职机构：北京大学信息科学技术学院微电子学系更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 3篇期刊文章
  • 2篇专利
  • 1篇学位论文

领域

  • 3篇电子电信
  • 1篇自动化与计算...

主题

  • 5篇电路
  • 2篇低功耗
  • 2篇电路结构
  • 2篇树形
  • 2篇加法器
  • 2篇功耗
  • 1篇压缩器
  • 1篇异或
  • 1篇异或门
  • 1篇数据通路
  • 1篇随机存储器
  • 1篇静态随机存储...
  • 1篇绝热电路
  • 1篇集成电路
  • 1篇功耗分析
  • 1篇SOC
  • 1篇SRAM
  • 1篇BOOTH算...
  • 1篇IP核
  • 1篇布尔逻辑

机构

  • 6篇北京大学

作者

  • 6篇兰景宏
  • 5篇吉利久
  • 3篇贾嵩
  • 2篇王芳
  • 2篇张钢刚
  • 2篇刘凌
  • 2篇王迎春
  • 2篇傅一玲

传媒

  • 1篇北京大学学报...
  • 1篇清华大学学报...
  • 1篇世界产品与技...

年份

  • 2篇2006
  • 1篇2005
  • 1篇2004
  • 1篇2002
  • 1篇2000
共 6 条 记 录，以下是 1-6
全选 清除 导出
排序方式：
低功耗异或同或电路的设计研究被引量：5
2006年
提出了2种传输管实现的新型低功耗异或门结构,UPPL(UnsymmetricalPushPullPassTransistorLogic)结构和CPPL(ComplementaryPushPullPassTransistorLogic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅电压。对新结构在0.18μm工艺1.8V电压下进行了hspice仿真,与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年MohamedElgamel提出的最新设计相比,空负载时,功耗延迟乘积项分别有61.0%和58.4%的降低;扇出为3时,分别有25.3%和45.3%的降低。
兰景宏王芳吉利久贾嵩
关键词：低功耗布尔逻辑异或门
完全基于绝热电路的静态随机存储器(SRAM)设计
2006年
为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。
王芳兰景宏吉利久
关键词：SRAM绝热电路功耗分析低功耗
高性能乘累加器的设计研究
乘法器/乘累加器在数字系统中有着广泛的应用，是诸多数字系统数据通路中的重要算术运算部件，尤其在高性能微处理器、数字信号处理器、图形图像系统、科学计算以及某些特定数据处理设备中更是不可或缺的组成部分，有着举足轻重的地位，常...
兰景宏
关键词：数据通路乘法算法BOOTH算法乘法器压缩器
文献传递
32位加法器电路结构
本发明涉及一种32位加法器电路结构。该电路在分组之间利用进位跳跃算法，分组内部采用ELM树形加法结构，采用新的进位结合结构将初始进位嵌入到进位链中，使得组内的进位传递实现并行，其关键路径延迟与组内的位数呈对数关系。该电路...
吉利久贾嵩王迎春刘凌兰景宏张钢刚傅一玲
文献传递
IP核的复用设计被引量：1
2000年
作为SOC技术的关键,可复用的IP核成为设计者迎接这个挑战的有力武器。IP核的复用技术已经制订了一系列的工业标准和数据格式,相信它必将成为2000年初芯片设计工业的强大动力。
兰景宏吉利久
关键词：SOCIP核集成电路
对数跳跃加法器结构及电路
本发明涉及一种二进制数字加法器电路。该电路在分组之间利用进位跳跃算法,分组内部采用ELM树形加法结构,采用新的进位结合结构将初始进位嵌入到进位链中,使得组内的进位传递实现并行,其关键路径延迟与组内的位数呈对数关系。该电路...
吉利久贾嵩王迎春刘凌兰景宏张钢刚傅一玲
文献传递
全选 清除 导出
共1页<1>
聚类工具0