您的位置: 专家智库 > >

蒋文明

作品数:5 被引量:2H指数:1
供职机构:中南大学物理与电子学院更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 2篇期刊文章
  • 2篇专利
  • 1篇学位论文

领域

  • 3篇电子电信
  • 2篇自动化与计算...

主题

  • 3篇电路
  • 3篇加法器
  • 2篇异步
  • 2篇异步电路
  • 2篇输出端
  • 2篇输入端
  • 2篇级联
  • 1篇硬件
  • 1篇随机数
  • 1篇随机数发生器
  • 1篇伪随机
  • 1篇伪随机数
  • 1篇伪随机数发生...
  • 1篇相空间重构
  • 1篇门电路
  • 1篇密码
  • 1篇加密
  • 1篇加密算法
  • 1篇发生器
  • 1篇分组密码

机构

  • 5篇中南大学

作者

  • 5篇蒋文明
  • 4篇盛利元
  • 3篇李锋
  • 2篇张占锋
  • 2篇张镇
  • 2篇佟帅
  • 2篇曹华
  • 1篇何腾波

传媒

  • 1篇电子技术应用
  • 1篇计算机工程与...

年份

  • 2篇2012
  • 2篇2011
  • 1篇2010
5 条 记 录,以下是 1-5
排序方式:
并行反馈进位加法器及其实现方法
本发明公开了一种并行反馈进位加法器及其实现方法。该并行反馈进位加法器包括并行排列依次级联的多个半加器,每一个半加器具有2个输入端和2个输出端:2个输入端分别为被加数端和加数端,分别与被加数位和加数位相接,2个输出端分别为...
盛利元蒋文明佟帅张占锋张镇李锋曹华
文献传递
并行反馈进位加法器研究
加法器是数字计算系统中一种基本运算器件,不仅用于算术运算(加法、减法、乘法和除法),还用于计数、地址运算等。本文深入研究了一种加法器新理论以及相关的基本结构。这种新型加法器是一种以半加器为基本结构单元的异步加法器,采用了...
蒋文明
关键词:加法器CMOS门电路
H.264/AVC中CAVLC编码器的硬件设计与实现被引量:2
2010年
设计了一种H.264标准的CAVLC编码器,对原有软件流程进行部分改进,提出了并行处理各编码子模块的算法结构。重点对非零系数级(level)编码模块进行优化,采用并行处理和流水线相结合的结构,减少了cavlc编码的时钟周期,提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证,最高时钟频率可达158.1 MHz,可满足实时编码H.264高清视频要求。
何腾波盛利元蒋文明
关键词:H.264/AVC变长编码FPGA
Rijndael分组密码的伪随机数发生器
2012年
提出了一种基于Rijndael分组密码的伪随机数发生器,称为Rijndael PRNG。安全性分析、伪随机特性测试以及相空间重构分析表明,Rijndael PRNG具有方法简单、安全性高、伪随机性能良好、硬件实现容易等特点,为实际应用提供了一种新的伪随机数发生器方案。
蒋文明盛利元李锋
关键词:伪随机数发生器高级加密算法相空间重构
并行反馈进位加法器及其实现方法
本发明公开了一种并行反馈进位加法器及其实现方法。该并行反馈进位加法器包括并行排列依次级联的多个半加器,每一个半加器具有2个输入端和2个输出端:2个输入端分别为被加数端和加数端,分别与被加数位和加数位相接,2个输出端分别为...
盛利元蒋文明佟帅张占锋张镇李锋曹华
共1页<1>
聚类工具0