周锋
- 作品数：55 被引量：57H指数：4
- 供职机构：复旦大学信息科学与工程学院微电子学系更多>>
- 发文基金：“九五”国家科技攻关计划国家自然科学基金“上海－应用材料研究与发展”基金更多>>
- 相关领域：电子电信自动化与计算机技术电气工程经济管理更多>>
- 应用于超宽带6-9GHz的射频前端分析
- 超宽带（Ultra-Wideband, UWB）无线通信技术是实现无线个人局域网（Wireless Personal Area Network, WPAN）的几种主要解决方案之一,除此之外,还包括诸如IEEE802.11...
- 周锋
- 关键词：超宽带射频射频前端低噪声放大器低噪声
- 文献传递
- 一种精度和电源抑制比增强的低压差线性稳压器
- 本发明属于集成电路技术领域，具体涉及一种新型的精度和电源抑制比增强的低压差线性稳压器(LDO)，由误差放大器、电压缓冲器、PMOS调整管、电阻反馈网络以及输出电容构成。本发明所提供的低压差线性稳压器，在不改变输出点阻抗，...
- 马海峰周锋
- 文献传递
- 一种嵌套式密勒有源电容频率补偿电路
- 本发明涉及一种用于三级运算放大器的嵌套式密勒有源电容频率补偿电路，它由3个CMOS放大级电路、2个补偿电容、1个正相的电流缓冲器、1个反相的电流缓冲器通过嵌套连接而构成；它所构建出的三级放大器在频率响应特性中非主极点可扩...
- 马海峰周锋
- 文献传递
- 带时延约束的FPGA布线算法被引量：7
- 1999年
- 基于ＳＲＡＭ 编程结构的门海型ＦＰＧＡ 连线上的时延较之ＡＳＩＣ来说比较大，连线延迟不可预测．在很多应用中必须对关键路径的时延加以定量限制（包括上限、下限和一组路径的时延差）．时延约束的实现需要布图算法来保证．一般时延驱动的布线算法只能定性地优化时延性能，不能满足定量要求．本文提出了高性能ＦＰＧＡ 最短路径布线算法，以它为主体的ＦＰＧＡ 布线器能全面地考虑各种时延约束，更好地利用布线资源，对其它无时延约束的线网也可进行时延优化。
- 周锋童家榕唐璞山
- 关键词：FPGA时延约束布线算法集成电路
- 用降压型单电感多输出DC-DC变换器输出高电压被引量：4
- 2010年
- 本文发现并证明了降压型单电感多输出DC-DC变换器当电感工作于连续导通模式下能够产生高于电源电压的输出.这个发现将降低需要同时输出高压和低压的DC-DC变换器的结构复杂性.本文实现了一个降压型结构的单电感双输出的直流变换器,供电电压3.3V,输出为1V和4V.实验结果很好的证明了本文的结论.
- 吕昌辉周锋马海峰
- 关键词：变换器连续导通模式
- 一种带时延约束的FPGA布局算法被引量：4
- 1999年
- 基于ＳＲＡＭ编程结构的ＦＰＧＡ由于编程ＭＯＳ管的导通电阻，与ＡＳＩＣ相比连线时延较大，为使电路能正常工作，很多情况下设计者必须对电路中某些路径的延迟作出限制．例如，对某些关键路径，要求时延小于某个值；或对一组路径，要求其中任意２条路径的时延差不能大于某个值．提出的一种能考虑这些时间约束条件的ＦＰＧＡ模拟退火布局算法——ＰＴＣＰ，用约束条件指导模拟退火的方向．为了提高实现约束条件的成功率和获得更优化的结果，在模拟退火过程中，不是按常规单向降低温度，而是在适当的时刻提高温度，反复退火．最后，给出了实例证明ＰＴＣＰ算法的有效性．
- 周锋童家榕唐璞山
- 关键词：FPGA时延约束可编程逻辑器件
- 一种无需片外补偿电容的低压差线性稳压器
- 本发明提供一种新型的无需片外补偿电容的低压差线性稳压器。它由两级误差比较器、一个功率PMOS管、两个用于频率补偿的电容和一级跨导反馈电路构成。所采用的频率补偿网络以及小尺寸功率管的设置使得本发明提出的低压差线性稳压器能够...
- 马海峰周锋
- 文献传递
- 一种完全与标准CMOS工艺兼容的温度补偿电流源
- 本发明属集成电路技术领域，具体涉及一种完全与标准CMOS工艺兼容的新型温度补偿电流源。它由四个NMOS管、三个PMOS管、一个补偿电阻和一个运算放大器组成。运算放大器的结构为传统的两级密勒补偿运算放大器，并自带偏置电路。...
- 赵喆周锋黄圣专
- 文献传递
- 一种单相功率时钟控制的能量回收电路
- 本发明属集成电路技术领域，具体为一种新型的单相功率时钟控制的能量回收电路。它由1个接成二极管形式的PMOS管、1个接成二极管形式的NMOS管、1个PMOS管、1个NMOS管、1个等效负载电容组成。通过仅有的一个功率时钟控...
- 李舜严伟周锋
- 文献传递
- 准静态单相能量回收逻辑(英文)被引量：1
- 2007年
- 提出了一种新的准静态单相能量回收逻辑,其不同于以往的能量回收逻辑,真正实现了单相功率时钟,且不需要任何额外的辅助控制时钟,不但降低了能耗,更大大简化了时钟树的设计.该逻辑还可以达到两相能量回收逻辑所具有的速度.设计了一个8位对数超前进位加法器,并分别用传统的静态CMOS逻辑、钟控CMOS绝热逻辑(典型的单相能量回收逻辑)和准静态单相能量回收逻辑实现.采用128组随机产生的输入测试向量的仿真结果表明:输入频率为10MHz时,准静态能量回收逻辑的能耗仅仅是传统静态CMOS逻辑的45%;当输入频率大于2MHz时,可以获得比时钟控CMOS绝热逻辑更低的能耗.
- 李舜周锋陈春鸿陈华吴一品
- 关键词：能量回收低功耗数字CMOS超大规模集成电路
