唐长文
- 作品数：57 被引量：186H指数：7
- 供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
- 发文基金：“上海－应用材料研究与发展”基金国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信电气工程经济管理更多>>
- 一种应用于分数分频频率合成器的脉冲吞计数器
- 本发明提供一种应用于分数分频频率合成器的脉冲吞计数器，该可编程脉冲吞计数器包含一个可编程程序计数器和一个可编程吞计数器；与之相配合的双模N/N+1预分频器的N为2的自然数次幂，规定可编程程序计数器的计数设定值P≥N、可编...
- 卢磊闵昊唐长文
- 文献传递
- 一种双输入运算放大器共享的余量增益放大电路
- 本发明属于集成电路设计中的数据转换器技术领域，具体为一种双输入运算放大器共享的余量增益放大电路。该放大电路包含一个双输入运算放大器，时钟产生电路，子数模转换器，子模数转换器，电容，开关等。本发明采用两组输入差分对的运算放...
- 尹睿唐长文
- 具有量化噪声抑制的小数分频器
- 2011年
- 介绍了一款用于分数分频频率综合器的具有量化噪声抑制功能的小数分频器。使用4/4.5双模预分频器,将分频步长降为0.5,使带外相位噪声性能提高6 dB。ΣΔ调制器和分频器的配合使用一种非常简单的编程方式。采用同步电路消除异步分频器的抖动。采用该分频器的频率综合器在SMIC 0.18μm RF工艺下实现,芯片面积为1.47 mm×1 mm。测试结果表明,该频率综合器可以输出1.2～2.1 GHz范围的信号。测试的带内相位噪声小于-97 dBc/Hz,在1 MHz频偏处的带外相位噪声小于-124 dBc/Hz。在1.8 V的电源电压下,消耗的电流为16 mA。
- 黄兆磊卢磊唐长文
- 关键词：分频器
- 一种应用于频率综合器的高性能全差分电荷泵电路被引量：1
- 2007年
- 提出了一种应用于频率综合器的全差分电荷泵电路.该电荷泵结构可以很好地克服沟道长度调制效应的影响,使充放电电流在宽输出电压范围内实现精确匹配,从而使频率综合器的压控电压纹波(ripple)很小.为了保证电荷泵的宽输出摆幅不受限制,还设计了一种输入范围接近轨到轨的共模负反馈电路.整个电路在1.8V SMIC0.18μm CMOS混合信号工艺下设计实现,芯片面积约为450μm×280μm,直流功耗约为1mW,测试得到的参考杂散的最差值为-73dBc,满足频率综合器的低杂散要求.
- 杨振宇唐长文闵昊
- 关键词：频率综合器电压纹波杂散
- 一种8位的算法型模数转换器
- 本发明属于模数/数模转换器技术领域，具体公开了一种8位算法型模数转换器。该模数转换器能通过数字校正算法将0.4～1.4V范围内的电平信号转换为8位的数字信号。本发明采用全差分结构的采样保持电路和余量增益放大电路，可以减小...
- 唐长文黄实
- 文献传递
- 一个1.5V低相位噪声的高频率LC压控振荡器的设计被引量：14
- 2005年
- 介绍了一种适用于DCS 1800系统的压控振荡器的设计,中心频率为3.6GHz.分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3.6GHz压控振荡器器件尺寸的优化分析.采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc/Hz,调谐范围达到26.7%.VCO电路在1.5V电压下工作,静态电流为6mA.
- 邬蓉衣晓峰唐长文苏彦锋洪志良
- 关键词：半导体技术压控振荡器相位噪声
- 一种双模4/4.5预分频器
- 本发明属集成电路设计中的锁相频率合成技术领域，涉及一种双模4/4.5预分频器电路，包含四个两输入与门，两个上升沿D触发器，两个下降沿D触发器，两个锁存器，两个两输入信号选择器。其中，两个两输入与门、两个上升沿D触发器，两...
- 卢磊唐长文
- 文献传递
- 一种采用开关阶跃电容的压控振荡器(下):电路设计和实现被引量：3
- 2005年
- 为了验证阶跃可变电容压控振荡器调谐特性理论分析的正确性,提出了一种采用开关阶跃电容的新型压控振荡器电路,该压控振荡器电路采用0·25μm1P5MCMOS工艺实现.一种新型开关阶跃电容实现了频率调谐功能,该电容的调谐电容是传统反型MOS管可变电容的146%.在1/f3区域,差分调谐振荡器的相位噪声比单端调谐振荡器低7dB.在载波频率偏差10kHz,100kHz和1MHz处测得差分调谐时的相位噪声分别是-83,-107和-130dBc/Hz,功耗为8·6mW.
- 唐长文何捷闵昊
- 关键词：阶跃可变电容MOS管可变电容电感电容压控振荡器
- 放射状双pn结抑制片上电感衬底损耗(英文)
- 2005年
- 使用标准CMOS工艺,在放射状的n阱上面扩散p+,使垂直和水平方向形成双pn结,将此结放在电感的底部用来抑制衬底损耗.提出并实验证明了该结构形成的高阻区厚度不是垂直pn结耗尽层的厚度,而是最低层的pn结的深度.首次通过接地的p+扩散层屏蔽电感到衬底电场,水平和垂直pn结耗尽层厚度随着pn结反向偏压升高改变衬底有效的高阻区厚度,电感品质因数跟随高阻区厚度升降,有效地证明了pn结衬底隔离可以降低电感的衬底电流造成的损耗.
- 菅洪彦唐珏唐长文何捷闵昊
- 关键词：片上电感涡流
- 多电流路径抑制片上电感电流拥挤效应被引量：6
- 2006年
- 从电磁理论出发解释了片上电感电流分配的原因,得出小横界面积金属的趋肤效应弱,大的金属线宽和相邻金属间距比的偶耦合临近效应小的结论.采用4层金属的0.35μm标准CMOS工艺制造片上电感,将差分电感的单电流路径,分成多电流路径并联,在保持了电感的电学对称性的前提下,抑制了电感的电流拥挤效应,电感的最大品质因数提高了40%,同时降低了其自谐振频率.
- 刘珂菅洪彦黄晨灵唐长文闵昊
- 关键词：片上电感品质因数趋肤效应串联电阻寄生电容
