您的位置: 专家智库 > >

章建雄

作品数:18 被引量:53H指数:4
供职机构:华东计算技术研究所更多>>
发文基金:上海市自然科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 18篇中文期刊文章

领域

  • 17篇自动化与计算...
  • 2篇电子电信

主题

  • 10篇处理器
  • 6篇微处理器
  • 3篇网络
  • 3篇网络处理
  • 3篇网络处理器
  • 2篇电路
  • 2篇以太
  • 2篇以太网
  • 2篇硬件
  • 2篇指令集
  • 2篇冗余
  • 2篇体系结构
  • 2篇千兆
  • 2篇嵌入式
  • 2篇路由
  • 2篇集成电路
  • 1篇带宽
  • 1篇地址表
  • 1篇点运算
  • 1篇端口

机构

  • 13篇华东计算技术...
  • 5篇中国电子科技...
  • 1篇中国航空无线...

作者

  • 18篇章建雄
  • 11篇王玉艳
  • 3篇马鹏
  • 2篇徐国强
  • 2篇龚令侃
  • 2篇王玉艳
  • 1篇段国东
  • 1篇付仲满
  • 1篇胡凯
  • 1篇李玉童
  • 1篇李苗
  • 1篇邢俊丰
  • 1篇李智
  • 1篇李怡
  • 1篇张立明
  • 1篇张琦
  • 1篇罗浩丁
  • 1篇马竹青
  • 1篇余长征
  • 1篇李智广

传媒

  • 16篇计算机工程
  • 1篇计算机系统应...
  • 1篇信息技术

年份

  • 1篇2017
  • 1篇2016
  • 1篇2014
  • 1篇2013
  • 1篇2012
  • 3篇2011
  • 2篇2010
  • 1篇2009
  • 1篇2008
  • 2篇2005
  • 2篇2004
  • 1篇2003
  • 1篇2002
18 条 记 录,以下是 1-10
排序方式:
嵌入式处理器动态分支预测机制研究与设计被引量:4
2008年
针对嵌入式处理器的特定应用环境,通过对传统神经网络算法的改进,结合定制的分支目标缓冲,提出一种复合式动态分支预测机制。该机制基于全局索引方式,对BTB结构进行定制设计,实现对循环逻辑中最后一条分支指令的精确预测。实验结果表明,该动态分支预测机制能降低硬件复杂度,提高预测精度。
黄伟王玉艳章建雄
关键词:神经网络嵌入式处理器
微处理器Cache的验证方法研究被引量:2
2010年
在微处理器功能验证中,由于高速缓存(Cache)是软件(即测试程序)不可见的,对其进行芯片级验证难以获得高的可控制性(测试场景构造)和可观测性(验证结果检测)。基于此,提出通过验证平台调用的方法,为软件提供服务和管理Cache,构造测试场景。采样由Cache引起的微处理器系统总线行为检测验证结果。实验结果表明,该方法方便测试程序开发,减少验证时间。
李智李怡龚令侃章建雄
关键词:高速缓存监视器指令集模拟器
基于输入缓冲的交换结构研究
2005年
研究了交换控制电路中基于输入缓冲的交换结构,提出了一种请求移位的方法处理输入缓冲和中央仲裁器之间的仲裁延时;输入缓冲交换结构的实现采用流水线方式,以减少数据发送请求和应答之间的延时。
石霄余长征王玉艳章建雄
关键词:延时流水线
Trie树路由查找算法在网络处理器中的实现被引量:12
2014年
Trie树数据结构的实现方法灵活,所需存储器空间小,是实现高速路由查找和分组转发的理想选择。为满足10 Gb/s线速度网络处理器中微引擎的设计要求,提出一种基于最优平衡、多层存储的Trie树路由查找算法。建立一种平衡的压缩树结构,将该树中相邻的多层节点压缩到一个存储节点中。通过构造特定的数据存储结构来减小树的搜索深度,以空间换取时间,从而提高路由查找速度和分组转发效率。在网络处理器的查找微引擎设计中实现Trie路由查找算法,实验结果表明,单个微引擎的查找速度为4.4 Mb/s,能达到节省存储空间、提高查找效率的效果。
张琦金胤丞李苗章建雄
关键词:网络处理器路由查找最长前缀匹配TRIE树
微处理器仿真技术研究被引量:4
2003年
仿真技术是微处理器设计的关键技术之一。通过集成电路仿真技术研究,提出了构建微处理器仿真平台的方法,在该平台上模拟了微处理器的功能。实现了微处理器的设计验证。
马鹏徐国强王玉艳章建雄
关键词:微处理器仿真集成电路硬件电路
基于覆盖率的微处理器运算单元验证技术
2012年
根据微处理器运算单元功能较多的特点,基于覆盖率的验证方法,设计一种自检查的测试程序生成器(SATG)验证方法。SATG采用一种"闭环"结构,并以功能覆盖率量化分析为核心,使用随机生成和约束求解的方法,自动生成验证程序。实验结果表明,该方法在微处理器运算单元的验证中,能提高验证效率和覆盖率,增强验证平台的可重用性。
李智广章建雄王玉艳
关键词:SYSTEMVERILOG语言
新一代网络处理器体系结构研究被引量:2
2004年
在对现有的网络处理器体系结构进行研究的基础上,提出了新一代网络处理器的顶层体系结构,该体系结构具有流式处理、基于端口(Port)的指令以及任务切换零延时等特点。
胡凯章建雄王玉艳
关键词:网络处理器端口体系结构
千兆冗余以太网链路状态检测技术被引量:4
2013年
针对千兆以太网冗余备份网卡的链路切换时间较长,难以满足应用要求的问题,提出一种基于"心跳"帧的新型千兆冗余以太网链路状态检测方法。通过改进MAC控制器,增加网络状态检测模块用于组织"心跳"帧,并根据检测网络延时对以太网络进行分类,得到Delay网络和No-Delay网络,利用"心跳"帧对冗余链路的实时监控以及MAC控制器对"心跳"帧的统计分析,快速检测出断开链路,缩短链路切换时间。测试结果表明,该硬件检测方法能够迅速检测出断开链路,并在20 ms之内完成冗余链路切换,保障网络通信的可靠性和稳定性。
伍新维付仲满章建雄
关键词:硬件检测
PCI Express流控机制的研究与实现被引量:1
2016年
PCI Express总线协议通过流控机制降低数据重传概率、调度虚拟通道传输事务,提高数据链路的传输效率。文中对PCI Express协议的流控机制进行分析,并提出一种实现流控机制的设计方案,包括发送流控模块、接收流控模块等。该方案在一款PCIe接口的以太网卡控制器中实现,通过对流控系统的仿真验证,结果表明该设计方案实现了PCI Express流控功能。
夏寅星罗浩丁章建雄
关键词:PCIEXPRESS总线流控数据链路层
标志前缀加法器的结构优化设计被引量:2
2010年
标志前缀加法器运算速度快但存在面积大的缺点。为满足实际应用中对浮点乘加单元面积的要求,对其进行结构优化得到基于Kogge-stone树结构的51位标志前缀加法器,采用模块级联减少运算单元个数,达到减小浮点乘加单元面积、降低功耗的目的。在TMSC 0.18μm工艺下,该51位加法器的面积、总功耗、关键路径时延分别减少了10%,10.5%,6.4%。
许团辉王玉艳章建雄
关键词:浮点运算结构优化
共2页<12>
聚类工具0