您的位置: 专家智库 > >

薛海卫

作品数:24 被引量:33H指数:4
供职机构:中国电子科技集团第五十八研究所更多>>
发文基金:国家科技重大专项国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术核科学技术更多>>

文献类型

  • 16篇期刊文章
  • 8篇专利

领域

  • 16篇电子电信
  • 3篇自动化与计算...
  • 2篇核科学技术

主题

  • 9篇单粒子
  • 9篇单粒子翻转
  • 8篇电路
  • 4篇时钟
  • 3篇信号
  • 3篇信号处理
  • 3篇信号处理器
  • 3篇数字信号
  • 3篇数字信号处理
  • 3篇数字信号处理...
  • 3篇剂量率
  • 3篇寄存器
  • 3篇SRAM
  • 3篇存储器
  • 2篇单粒子效应
  • 2篇亚微米
  • 2篇深亚微米
  • 2篇时钟系统
  • 2篇视频
  • 2篇视频转换

机构

  • 23篇中国电子科技...
  • 2篇东南大学
  • 2篇江南大学
  • 2篇中国原子能科...
  • 1篇哈尔滨工业大...
  • 1篇中国电子科技...
  • 1篇兰州空间技术...

作者

  • 24篇薛海卫
  • 7篇张猛华
  • 7篇沈婧
  • 7篇陈振娇
  • 4篇徐新宇
  • 3篇于宗光
  • 2篇郭刚
  • 2篇黄旭东
  • 2篇张继
  • 2篇陈玉蓉
  • 1篇王澧
  • 1篇王进祥
  • 1篇张玲
  • 1篇黄晶生
  • 1篇季惠才
  • 1篇史淑廷
  • 1篇刘凡
  • 1篇王丽秀
  • 1篇刘建成
  • 1篇姚建楠

传媒

  • 5篇电子与封装
  • 3篇电子技术应用
  • 3篇微电子学与计...
  • 2篇半导体技术
  • 1篇电子器件
  • 1篇固体电子学研...
  • 1篇微电子学

年份

  • 3篇2022
  • 6篇2021
  • 1篇2020
  • 4篇2019
  • 1篇2018
  • 2篇2016
  • 2篇2013
  • 1篇2012
  • 1篇2010
  • 1篇2009
  • 1篇2008
  • 1篇2007
24 条 记 录,以下是 1-10
排序方式:
一种辐照加固的航空总线收发器电路设计被引量:4
2009年
文章分析了电子元器件在空间辐照影响下的一些性能变化,考虑实际使用环境,设计了一种辐照加固的航空总线收发器电路。该电路主要实现在航空总线与协议处理电路之间信号转化的功能。与以往的双极工艺不同,文中所述的电路采用CMOS工艺结构,在实现高驱动能力、低噪声等性能的同时,降低了功耗。此外,还对电路结构进行改进,综合考虑了芯片面积等指标,选择采用体硅加固方式,有效提高了电路抗辐照的能力。收发器电路采用中微晶园单多晶双铝1.0μm工艺流片,面积约为6.45mm×6.55mm,经实验测试表明,电路抗辐照总剂量能力达到300kRad(Si)。
王一竹薛海卫
关键词:辐照加固总剂量辐射效应
一种二级cache控制器结构
本发明公开一种二级cache控制器结构,属于存储领域。二级cache控制器结构中添加了模式配置功能寄存器对内存保护页属性寄存器的写功能,当存储空间配置为cache时,自动配置对应的页属性寄存器关闭cache物理地址的写权...
刘悦沈婧薛海卫陈振娇黄旭东张猛华
面向SoC的SRAM读出电路加固设计被引量:1
2021年
SRAM存储器在SoC芯片中的应用已经越来越普遍,存储单元的加固设计已成为抗辐射SoC芯片设计首要考虑的问题之一。提出了两种SRAM读出电路的加固结构,分别从读出电路结构、数据读出速度和抗单粒子翻转能力等方面进行了对比。两种读出结构的SRAM均有较好的抗单粒子能力,但相比较单模双互锁结构的SRAM,双模双互锁读出结构的SRAM读出时间更短。
沈婧薛海卫陈玉蓉张猛华王蕾
关键词:SOC单粒子翻转
一种抗单粒子翻转的DSP加固电路
本发明公开一种抗单粒子翻转的DSP加固电路,属于数字信号处理器抗辐射领域,包括DSP内核、片内同步存储器、时钟系统、片内数据接口、片内地址接口、外部存储器接口、外设数据总线和外设地址总线;所述片内数据接口连接外设数据总线...
薛海卫
文献传递
基于TDICE单元的SRAM抗SEU加固设计
2016年
双立互锁存储单元(DICE),在保持状态下是一种可靠有效的单粒子翻转(SEU)加固方法,但是,基于DICE单元的SRAM在读操作下会发生抗SEU失效.相比抗单个敏感节点翻转的效果,DICE抗多个敏感节点翻转的能力较弱.为此,在DICE结构的基础上采用读写分离机制,以解决DICE单元在读写过程中的节点翻转问题.同时,根据电阻加固原理,在DICE存储单元的节点之间增加NMOS管,即TDICE(Transistor DICE)结构,其利用晶体管隔离反馈回路中的节点间的连接,提高了SRAM的抗多节点翻转能力.Spectre仿真结果表明:基于TDICE单元的SRAM具有较强的抗单粒子翻转能力.
孙敬陈振娇陶建中薛海卫徐新宇
关键词:SRAM单粒子翻转DICE
一种高速10位温度计码DAC的设计被引量:3
2007年
在研究高速D/A转换器的基础上,设计了一种5V10bit高速分段式温度计码D/A转换器.设计的5-1-4温度计译码电路以及对版图布局的优化,使得DAC的DNL和INL最小,该电路的核心由三段式温度计编码控制的47个电流源构成.基于上华0.5μm工艺,采用HSPICE仿真工具对其进行仿真,得到在200MHz的采样频率下对50Ω负载满量程输出为45mA,非线性误差为DNL<0.5LSB,INL<0.75LSB.
刘凡吴金黄晶生薛海卫姚建楠
关键词:DAC电流模式
一款32位定点DSP电路的设计
2013年
文章通过对32位定点DSP的体系结构及其设计方法的研究,重点阐述了32位定点DSP中CPU包括ALU、MPY、ARAU、流水线、指令系统和总线接口等关键逻辑部件工作原理,对各个逻辑部件的设计思路和实现方法进行了分析描述。采用基于标准单元正向设计方法,设计了一款32位指令集的定点DSP电路,该电路采用哈佛总线结构,可以在单周期内实现16×16位有符号整数乘法、32位累加和32位数据的算术逻辑运算,处理精度高。该电路采用0.5μm 1P3M CMOS工艺流片,集成度7万门,工作频率可达36 MHz,动态功耗594 mW。
薛海卫张庆文王月玲徐新宇
关键词:定点DSP体系结构CPU
一种二级cache控制器结构
本发明公开一种二级cache控制器结构,属于存储领域。二级cache控制器结构中添加了模式配置功能寄存器对内存保护页属性寄存器的写功能,当存储空间配置为cache时,自动配置对应的页属性寄存器关闭cache物理地址的写权...
刘悦沈婧薛海卫陈振娇黄旭东张猛华
文献传递
基于DICE结构的SRAM抗辐照加固设计被引量:6
2016年
存储单元的加固是SRAM加固设计中的一个重要环节。经典DICE单元可以在静态情况下有效地抗单粒子翻转,但是动态情况下抗单粒子翻转能力较差。提出了分离位线的DICE结构,使存储单元在读写状态下具有一定的抗单粒子效应能力。同时,对外围电路中的锁存器采用双模冗余的方法,解决锁存器发生SEU的问题。该设计对SRAM进行了多方位的加固,具有很强的抗单粒子翻转能力。
沈婧薛海卫
关键词:DICE单粒子翻转
一种用于评估抗辐射DSP单粒子翻转的试验方法被引量:3
2018年
本文提出了评估DSP电路单粒子翻转效应的试验方法,该方法包含单独静态检测SRAM、通过CPU读取内部寄存器和功能检测等三种方式.根据该方法,设计了DSP电路的单粒子翻转检测软件系统和硬件检测系统,并在HI-13串列重离子加速器上进行了单粒子翻转验证试验,获得了待测DSP器件的地面模拟翻转率数据.利用在轨错误率计算软件,计算出在标准辐照注量(1.0E+7icons/cm2)下电路的SEU在轨软错误率约为1.8E-12错误/位天(GEO,等效3mm Al屏蔽),运用该方法可以较好的评估DSP电路的单粒子翻转性能.
王月玲薛海卫郭刚雷志军史淑廷刘建成
关键词:单粒子翻转抗辐射加固DSP
共3页<123>
聚类工具0