赵文虎
- 作品数：20 被引量：69H指数：3
- 供职机构：东南大学更多>>
- 发文基金：国家高技术研究发展计划国家杰出青年科学基金国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术医药卫生更多>>
- 千兆以太网物理介质附加子层数据传输方法及装置
- 千兆以太网物理介质附加子层数据传输方法及装置,是一种光通信网络中高速数据传输的方法及装置,本方法及装置是采用1∶2分接器1、1∶5分接器A2、1∶5分接器B3和逗号检测器4构成组合结构的串并转换器,即以1∶2分接器1的输...
- 赵文虎王志功
- 文献传递
- 千兆以太网高速分接集成电路设计
- 2004年
- 研究了千兆以太网接收系统结构 ,在此基础上设计了千兆以太网的分接芯片 ,采用0 .2 5 μmCMOS工艺设计的千兆网分接电路实现了 1.2 5Gbit s数据的 1∶10串 并转换 ,芯片核心面积4 70 μm× 32 0 μm ,在输入摆幅为 5 0 0mV、输出负载 5 0Ω条件下 ,输出 12 5Mbit s数据峰峰值是 82 8mV ,抖动有效值为 10ps ,眼图占空比为 4 1.5 % ,输出信号上升沿为 9ps。电源为 3.3V时功耗仅为 16 1mW。
- 沈桢朱恩赵文虎王志功
- 关键词：千兆以太网CMOS工艺
- 万兆以太网物理层解码电路设计被引量：2
- 2003年
- 采用 0 18umCMOS工艺设计了万兆以太网 10GBASE R标准的物理层电路芯片 .该芯片接收 16路 64 4 5 3Mb/s的并行数据 ,输出 72路 15 6 2 5Mb/s的并行数据 .电路采用并行处理方式 .
- 费瑞霞朱恩赵文虎王志功
- 关键词：解码解扰器
- 千兆以太网物理介质附加子层数据传输方法及装置
- 千兆以太网物理介质附加子层数据传输方法及装置，是一种光通信网络中高速数据传输的方法及装置，本方法及装置是采用1∶2分接器1、1∶5第一分接器2、1∶5第二分接器3和逗号检测器4构成组合结构的串并转换器，即以1∶2分接器1...
- 赵文虎王志功
- 文献传递
- 千兆以太网与超高速VLSI技术被引量：3
- 2002年
- 文章对千兆以太网传输系统及其采用的新技术进行分析。讨论传输系统中关键电路的工作原理和实现技术,并基于世界研究的最新动态对千兆以太网的发展进行了展望。
- 赵文虎王志功
- 关键词：千兆以太网超大规模集成电路系统芯片VLSI
- 基于光纤通信可编程复接集成电路研究被引量：3
- 2003年
- 本文提出了一种可编程复接方法和结构 ,通过对编程端的设置可得到 2∶1、3∶1、4∶1及 5∶1的复接模式 .该方法鲁棒性强、应用范围广 ,其组合可实现除包含大于 6的质数之外所有路数的复接 ,解决了光纤通信系统中不同复接模式对应不同复接结构的问题 .通过理论推导 ,本文着重分析了器件延时和时钟相位对芯片工作的影响 ,并指出了解决途径 .基于本方法和结构的全定制单片集成电路采用 0 35 μmCMOS工艺制造 ,芯片面积为 2 4 19mm2 ,实现了串行输出最高数据速率为 1 6 2Gbps的 10∶1复接 .在 1 2 5Gbps标准速率 ,工作电压 3 3V ,负载为 5 0Ω的条件下 ,功耗仅为174 84mW ,输出电压峰 峰值可达到 2 4 2V ,占空比为 4 9% ,抖动为 35psrms.测试结果表明芯片在复接性能、速度、功耗和面积优化方面的先进性 ,可满足不同吉比特率通信系统的要求 。
- 赵文虎王志功吴微朱恩
- 关键词：光纤通信复接器互补金属氧化物半导体工艺集成电路
- Internet应用新业务—虚拟就医被引量：2
- 2001年
- 着重讨论了Internet环境中虚拟就医业务的开发模式，拟定了虚拟就医的流程并据此讨论了多媒体数据仓库建立、超媒体界面设计的若干问题。同时还具体介绍了访问远程数据库的设计过程和若干有独特见解的设计措施。
- 赵文虎
- 关键词：超媒体数据仓库INTERNET
- 8B／10B编码的实现装置
- 一种8B/10B编码的实现装置，由三位负向游程长度编码器、三位正向游程长度编码器、五位负向游程长度编码器、五位正向游程长度编码器和D触发器组成，三位负向游程长度编码器的Hin端口和三位正向游程长度编码器的Hin端口相连，...
- 赵文虎王志功费瑞霞
- 文献传递
- 时分复用可编程复接装置
- 本发明公开了一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元和可编程分频器，可编程分频器的时钟输出端连接于5级串联复接单元的数据采样控制端，该可编程分频器是分频比为N且分频时钟的占空比为1∶(N...
- 王志功赵文虎
- 文献传递
- 1.25 Gbps并串转换CMOS集成电路被引量：8
- 2003年
- 分析了由超高速易重用单元构造的树型和串行组合结构 ,实现了在输入半速率时钟条件下 1 0路到1路吉比特率并串转换。通过理论推导着重讨论了器件延时和时钟畸变对并串转换的影响 ,指出了解决途径。芯片基于 0 .3 5μm CMOS工艺 ,采用全定制设计 ,芯片面积为 2 4.1 9mm2 。串行数据输出的最高工作速率达到 1 .62 Gbps,可满足不同吉比特率通信系统的要求。在 1 .2 5 Gbps标准速率 ,工作电压 3 .3 V,负载为 5 0 Ω的条件下 ,功耗为 1 74.84m W,输出电压峰 -峰值可达到 2 .42 V,占空比为 49% ,抖动为 3 5 ps rms。测试结果和模拟结果一致 ,表明所设计的电路结构在性能、速度、功耗和面积优化方面的先进性。文中设计的芯片具有广泛应用和产业化前景。
- 赵文虎王志功吴微朱恩
- 关键词：CMOS吉比特以太网并串转换互补金属氧化物半导体工艺集成电路
