谢元斌
- 作品数：25 被引量：9H指数：2
- 供职机构：中国电子科技集团第二十研究所更多>>
- 发文基金：国家重点基础研究发展计划国家自然科学基金中央高校基本科研业务费专项资金更多>>
- 相关领域：自动化与计算机技术电子电信电气工程更多>>
- 一种新的模2^n＋1加法算法及其电路实现
- 2012年
- 为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。
- 谢元斌
- 关键词：余数系统硬件设计
- 异构多核网络安全处理器硬件优化技术研究
- 高线速和数据安全保障的网络处理器在网络未来发展中具有越来越重要的作用。本文以网络处理器项目为基础，针对网络安全处理器的一些硬件(算术运算单元、安全加密模块等)展开研究，论文工作包括：
1.实现XDNP异构多核网络安...
- 谢元斌
- 关键词：加法器RSA密码系统椭圆曲线密码系统测试调度
- 文献传递
- 一种数字集成电路链状频繁子电路提取算法(英文)被引量：1
- 2011年
- 基于数据挖掘思想,提出一种链状结构模板的规律性提取算法,解决集成电路规律性提取算法复杂度过高的问题.通过对边权值进行编码,将复杂子电路的同构搜索转化为边权值序列的匹配问题.模板扩展过程利用剪枝策略删除非频繁子电路,提高了规律性提取效率.将模板的产生与子电路的同构搜索过程合并,简化规律性提取流程.解决大规模集成电路中规则性提取复杂度过高的问题.结果表明,算法比SPOG与TREE算法更能充分提取电路的规律性,得到较好的电路覆盖.
- 潘伟涛谢元斌郝跃
- 关键词：数据挖掘
- 基于扇形模板的数字集成电路规律性提取算法被引量：2
- 2010年
- 将数据挖掘方法用于数字集成电路规律性提取,提出了一种扇形结构模板的规律性提取算法.采用压缩式存储及删除缓冲器结构等方法,降低了电路的存储空间.通过边权值编码,实现了逐级产生扇形频繁子电路的算法,解决了传统算法对大规模数字集成电路规律性提取时间复杂度过高的问题.实验结果表明该算法比SPOG与TREE算法更能充分提取电路的规律性,规律性提取时间更短.
- 潘伟涛谢元斌郝跃史江义
- 关键词：数据挖掘
- 基于启发式链搜索的频繁子电路提取算法被引量：1
- 2011年
- 针对数字集成电路规律性提取时由根节点选择产生的组合爆炸问题,提出了一种通过提取链状频繁子电路来降低根节点的算法。建立了顺序相关边权值模型,实现了小规模链状频繁子电路的快速提取。利用门级电路中链状模板与其他形状模板的结构依赖性,逐级删除非频繁根节点,避免了对小规模频繁子电路的重复提取,提高了规则性提取的效率。实验结果表明,该算法能够有效解决根节点组合爆炸问题,使支持度高的候选子电路得到优先提取,并显著减少了规律性提取的时间。
- 潘伟涛谢元斌郝跃史江义
- 关键词：电子技术最小支持度数据挖掘
- 可切换式TAM结构的快速SoC测试方法被引量：1
- 2009年
- 由于现有TAM(Test Access Mechanism)结构中,被测IP(Intellectual Property)核都是固定地连接在某些TAM总线上,经常会导致测试资源浪费,故提出了可切换式TAM结构.某些IP核通过切换电路挂接在多组TAM上,可以使用多组TAM来完成对一个IP核的测试,减少了空闲时间,缩短了测试用时.按特定的排序规则,采用0-1规划先给每个IP核分配一组TAM,再采用一种启发性搜索算法,挑选合适的IP核使用多组TAM测试.对ITC2002基准电路的实验结果表明,该方法的测试用时较小.
- 谢元斌高海霞潘伟涛
- 关键词：测试访问机制测试调度
- 基于SoC低功耗MMC卡控制器的设计
- 2008年
- 本文基于最新的MMC4.1协议,设计了一款基于AHB总线的低功耗MMC卡控制器。设计采用了高性能改进异步FIFO。针对MMC卡常用于便携式产品中的低功耗需求,采用了动态功耗管理和门控时钟技术,可降低功耗约60%;探讨了一种基于SoC高性能接口控制器电路通用体系架构,已成功应用到多种接口控制器的设计中。设计通过了仿真(NC-Veril-og)、综合(DC)以及FPGA验证,嵌入到单板系统中,实现了与MMC存储卡之间的数据传输。
- 潘伟涛郭晋亮谢元斌史江一
- 关键词：MMC动态功耗管理异步FIFO
- 一种新的加法器进位旁路电路
- 2011年
- 从逻辑关系上优化了进位旁路加法器中的进位旁路电路,并采用差分串联电压开关传输门(DCVSPG)逻辑电路实现。该方法解决了传统静态曼彻斯特链进位旁路电路的逻辑冲突问题,又避免了动态曼彻斯特链进位旁路电路在预充阶段的延迟和功耗开销。DCVSPG逻辑进位旁路比静态曼彻斯特链进位旁路和动态曼彻斯特链进位旁路分别节省了25%和9%的面积开销。在TSMC的0.25μm工艺,2.5V电压下,DCVSPG逻辑进位旁路的延迟比静态曼彻斯特链进位旁路和动态曼彻斯特链进位旁路分别降低了8%和63%,同时DCVSPG逻辑进位旁路的功耗比它们分别降低了86%和49%。
- 谢元斌潘伟涛郝跃
- 关键词：加法器
- 二同构扩展数字集成电路规律性提取算法被引量：2
- 2009年
- 针对目前集成电路具有高度的规律性的特点,提出了一种新的数字集成电路规律性结构提取算法,可自动对电路中一些重复出现的电路结构进行识别和提取.通过对两两相连的标准单元进行特征提取比较并产生二同构子电路,对出现频数较高的二同构子电路进行扩展产生电路结构模板,进而提取所有与该模板相似的电路结构.在算法运行过程中,通过不断地删除已经匹配的顶点,可加快程序运行的速度.该算法已应用于实际工程项目中,改变了传统的手动分析整理的局面,降低了大规模集成电路逆向分析中电路整理的难度,提高了工作效率.
- 潘伟涛谢元斌郝跃史江一
- 关键词：逻辑综合
- 基于JPEG2000标准的MQ编码方法和电路
- 本发明公开了一种JPEG2000标准的MQ编码方法和电路，主要解决现有MQ编码器工作频率低，电路串行闲置多的问题。其编码电路在保证与JPEG2000标准压缩结果完全一致的前提下，对MQ编码电路中的“索引表查找及概率估计单...
- 李云松邸志雄逄杰谢元斌谭新宇史江义郝跃吴成柯
