周国昌
- 作品数：8 被引量：17H指数：3
- 供职机构：西北工业大学计算机学院更多>>
- 发文基金：国家高技术研究发展计划国防科技技术预先研究基金更多>>
- 相关领域：自动化与计算机技术更多>>
- mesh结构NoC的时钟网络研究被引量：4
- 2006年
- 分析了m esh结构N oC的3种时钟网络,针对同步时钟网络瞬时功耗大,非对称瀑布网络(w aterfall)和对称瀑布网络通信延迟大的弊端,提出并设计了一种混合结构的时钟网络。并以4×4混合结构时钟网络为例,计算得出该时钟网络的最大通信延迟为非对称瀑布网络的12.5%,局部单方向数据流的通信延迟约为对称瀑布网络的25%,芯片的瞬时功耗约为同步时钟网络的50%。
- 周国昌沈绪榜
- 关键词：NOCWATERFALL
- 基于LS CSIMD的可变阶FIR并行算法研究被引量：5
- 2007年
- 在研究FIR滤波算法并行性及直接型滤波器结构特点的基础上,结合LS CSIMD的结构特性,该文提出了一种将可变阶数FIR滤波器分成多个子滤波器,子滤波器中间结果存在于相应RPU的局部存储器中的映射算法。通过该映射算法,当滤波器阶数N64时,单周期产生一个结果;当滤波器阶数64896时(N是64的整数倍),每((N-768)/128)·10+48个周期产生一个结果。
- 周国昌沈绪榜
- 关键词：FIR滤波器可重构计算
- 一种改进的嵌入式SIMD协处理器设计被引量：3
- 2004年
- 论文介绍的SIMD协处理器是用于低层图像理解的16位定点嵌入式阵列处理器。该协处理器采用load/store体系结构,并且除SIMD固有的数据并行性外,还具有三级流水和三组指令并发执行的并行性。三组指令并发执行使数据交换操作和其它类型操作并发执行,从而实现了数据交换操作的隐含执行,大大减少了通信和I/O操作的开销。
- 周国昌王忠车德亮冯国臣
- 关键词：流水线超大规模集成电路
- LS SIMD协处理器控制器设计被引量：1
- 2005年
- LSSIMD协处理器是用于底层图像理解的16位定点嵌入式阵列处理器,该处理器除SIMD固有的数据并行性外,还具有三级流水和三组指令并发执行的并行性。主要阐述LSSIMD协处理器的三级流水线和三组指令并发执行的基本可重用的主控制器设计。
- 周国昌王忠车德亮冯国臣
- 关键词：SIMDVLSI
- LSCSIMD配置存储器组织及管理算法研究
- 2007年
- 通过对LS CSIMD体系结构的深入研究,提出了一种支持扩展配置存储器寻址空间的配置存储器组织结构(配置指令采用立即数寻址),该结构通过增加配置存储器容量,可以有效地降低配置延迟.同时,针对LS CSIMD配置存储器的组织结构,提出了一种基于任务核频率和容量的配置数据管理算法.该算法根据配置任务序列特征,动态产生静态区容量,并根据任务核频率和容量进行调度,有效地减少了重复取入片上的配置数据总量,从而降低了配置延迟.实验结果表明,该算法不但时间复杂度低(最好情况下O(n)),而且当任务核数较多且任务核之间容量相差较小时可得最优解,其他情况下可得到次优解.
- 周国昌沈绪榜
- 关键词：可重构计算调度算法动态可重构
- NoC的时钟网络及相关问题研究
- 本文对mesh结构NoC体系结构进行了充分研究,分析了GALS的设计思想及其在实际中的应用;研究了同步域中时钟与触发器等时序元件之间的约束(建立时间、保持时间),对时钟偏差(skew)和抖动(jitter)的产生原因和解...
- 周国昌
- 关键词：时钟网络亚稳态触发器时钟偏差系统设计
- 文献传递
- 一种嵌入式SIMD协处理器地址产生器的设计(英文)被引量：1
- 2006年
- 文章介绍了一种新的嵌入式SIMD协处理器地址产生器。该地址产生器主要完成地址计算和协处理器指令的场抽取功能。为了提高协处理器的性能,地址产生器中设计了新的传送路径。该传送路径能够不通过地址产生器中的ALU而把数据送入寄存器中,这个传送路径能够减少ldN指令的一个延迟周期。在SMIC0.18微米标准库单元下,该地址产生器的延迟能够满足周期为10ns的协处理器。
- 周国昌沈绪榜王忠车德亮
- 关键词：地址产生器计算机体系结构VLSI
- 高性能LS-DSP的逻辑设计与低功耗设计被引量：2
- 2006年
- LS-DSP是面向数据密集型和控制密集型处理应用的需要,而开发的高性能数字信号处理器。本文主要介绍LS-DSP内有特点的逻辑设计技和低功耗设计技术。LS-DSP采用0.18ΜMCMOS工艺制造,集成度为1000万器件,芯片面积5×5MM2,主频为120MHZ,典型应用的平均动态功耗为325.084MW。
- 车德亮周国昌李伟赵宁沈绪榜
- 关键词：数据路径ALU地址产生器海明距离
