您的位置： 专家智库 > >

任小龙

作品数：9 被引量：6H指数：2
供职机构：重庆邮电大学更多>>
发文基金：教育部留学回国人员科研启动基金国家自然科学基金更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 6篇专利
  • 2篇期刊文章
  • 1篇学位论文

领域

  • 5篇自动化与计算...

主题

  • 5篇缩微
  • 5篇图像
  • 4篇智能车
  • 3篇电路
  • 3篇多核
  • 3篇演化算法
  • 3篇硬件
  • 3篇逻辑电路
  • 3篇交通环境
  • 2篇代数
  • 2篇代数和
  • 2篇单通
  • 2篇单通道
  • 2篇道路信息
  • 2篇信号
  • 2篇硬件系统
  • 2篇智能车辆
  • 2篇智能交通
  • 2篇图像信号
  • 2篇图像自适应

机构

  • 9篇重庆邮电大学

作者

  • 9篇任小龙
  • 8篇王进
  • 4篇储卫东
  • 4篇时建桃
  • 4篇王国胤
  • 2篇刘慧兵
  • 2篇陈文
  • 1篇张韵轩
  • 1篇李丽芳
  • 1篇孙开伟

传媒

  • 2篇高技术通讯

年份

  • 1篇2015
  • 2篇2014
  • 2篇2013
  • 4篇2012
共 9 条 记 录，以下是 1-9
全选 清除 导出
排序方式：
基于多核虚拟可重构结构的内部演化硬件系统与方法
本发明公开了一种基于多核虚拟可重构结构的内部演化硬件系统与方法，包括主机、板载存储器、控制界面和至少一个虚拟可重构结构单元，该系统采用多核虚拟可重构结构的内部演化方法，依据增量演化中的输出函数分解策略，使具有较多输出的顶...
王进任小龙陈文
文献传递
缩微智能车辆寻线控制方法和装置
本发明涉及智能交通领域，提供一种缩微智能车辆寻线控制方法，利用图像采集装置，获得道路的单通道灰度图像，对图像进行自适应阈值二值化处理，对单通道二值化图像进行边缘检测，在经过边缘检测处理后的图像中进行寻线处理，确定左车道线...
王国胤储卫东王进任小龙时建桃
文献传递
缩微交通环境下的锥形标识别方法
本发明实施例提供了一种缩微交通环境下锥形标识别方法，建立以缩微智能车为原点的地面坐标系，对获取的图像信号进行分析处理从而识别锥形标，即逐个像素扫描，识别图像中的红色像素，将相邻红色像素进行标记形成图像中的红色区域；寻找能...
王国胤时建桃王进储卫东任小龙刘慧兵
文献传递
基于多核虚拟可重构结构的内部演化硬件系统与方法
本发明公开了一种基于多核虚拟可重构结构的内部演化硬件系统与方法，包括主机、板载存储器、控制界面和至少一个虚拟可重构结构单元，该系统采用多核虚拟可重构结构的内部演化方法，依据增量演化中的输出函数分解策略，使具有较多输出的顶...
王进任小龙陈文
缩微交通环境下的锥形标识别方法
本发明实施例提供了一种缩微交通环境下锥形标识别方法，建立以缩微智能车为原点的地面坐标系，对获取的图像信号进行分析处理从而识别锥形标，即逐个像素扫描，识别图像中的红色像素，将相邻红色像素进行标记形成图像中的红色区域；寻找能...
王国胤时建桃王进储卫东任小龙刘慧兵
文献传递
缩微智能车辆寻线控制方法和装置
本发明涉及智能交通领域，提供一种缩微智能车辆寻线控制方法，利用图像采集装置，获得道路的单通道灰度图像，对图像进行自适应阈值二值化处理，对单通道二值化图像进行边缘检测，在经过边缘检测处理后的图像中进行寻线处理，确定左车道线...
王国胤储卫东王进任小龙时建桃
HSV颜色空间下用演化超网络识别道路限速标志的研究被引量：4
2013年
针对国内城市6类常见道路限速标志(20、30、40、50、60、80 km/h),提出了一种HSV颜色空间信息和圆度特征相结合的限速标志检测与特征提取方法,对经特征提取得到的7×5向量采用一种新颖的演化超网络模型进行分类。基于239张道路限速标志图像的实验的结果表明,上述标志检测方法可实现对限速标志的快速、准确检测:单张图像检测平均时间为26ms,对所有图像的检测率为90.38%。通过采用123个特征向量作为训练集对超网络进行训练,演化超网络对独立测试集中93个特征向量的平均识别率达到98.2%,在识别率上优于大多数传统识别方法 。
王进任小龙孙开伟张韵轩
关键词：智能交通系统HSV颜色空间
缩微交通环境下的道路限速标志识别
“十次事故九次快”，汽车在给人们外出旅行带来便利的同时，也引发了一系列的交通安全问题。一次严重的交通事故足以给人们的生命财产造成巨大的损失。限速标志是一类最常见道路标志，它的作用是限制车辆的最高行驶速度，对驾驶员起到提醒...
任小龙
关键词：智能交通交通标识图像识别
文献传递
多核虚拟可重构结构加速逻辑电路演化设计的研究被引量：2
2012年
提出了一种用基于多核虚拟可重构结构（MuViRaC）的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略，将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFPGA上实现。MuViRaC分别被应用于演化3位乘法器和3位加法器。试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间。
王进李丽芳任小龙
关键词：逻辑电路
全选 清除 导出
共1页<1>
聚类工具0