您的位置: 专家智库 > >

孙延腾

作品数:5 被引量:13H指数:2
供职机构:哈尔滨工程大学计算机科学与技术学院更多>>
发文基金:国家自然科学基金中央高校基本科研业务费专项资金中国博士后科学基金更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 5篇自动化与计算...

主题

  • 2篇阵列
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇门阵列
  • 2篇可编程门阵列
  • 2篇可重构
  • 2篇VHDL
  • 1篇移植性
  • 1篇隐马尔可夫模...
  • 1篇英文
  • 1篇设计方法
  • 1篇通用处理器
  • 1篇马尔可夫
  • 1篇马尔可夫模型
  • 1篇脉动阵
  • 1篇脉动阵列
  • 1篇可移植
  • 1篇可移植性
  • 1篇计数
  • 1篇编译器

机构

  • 5篇哈尔滨工程大...

作者

  • 5篇吴艳霞
  • 5篇孙延腾
  • 4篇顾国昌
  • 2篇杨杰
  • 2篇杨敏
  • 1篇牛晓霞
  • 1篇陆志坚
  • 1篇郭振华
  • 1篇孙霖

传媒

  • 3篇计算机工程与...
  • 1篇计算机工程
  • 1篇计算机科学与...

年份

  • 1篇2013
  • 2篇2011
  • 2篇2010
5 条 记 录,以下是 1-5
排序方式:
非计数类循环的C2VHDL编译方法
2010年
目前,大多数C2VHDL编译工具采用有穷状态机(FSM)的设计方法,该方法可以实现循环初值、终值以及步进值确定的计数类循环。由于非计数类循环每次执行循环时都要进行条件判断,程序执行前不能确定循环体执行次数,导致采用FSM方式对其进行C2VHDL编译很复杂,所以大多数C2VHDL编译工具不支持这类循环。以基于LLVM(Low Level Virtual Machine)的ASCRA(Application-Specific Compiler for Reconfigurable Architecture)编译架构为基础,采用一个周期高电平使能信号控制方式代替FSM,提出了一种支持嵌套格式的非计数类循环编译方法。实验结果证明该方法生成的控制结构简单,能够灵活地实现各种非计数类循环的C2VHDL转换,具有较强的可扩展性。
杨杰吴艳霞顾国昌孙延腾
面向应用的可重构编译器ASCRA(英文)被引量:4
2011年
在很多应用领域已经开展了可重构计算的研究,但是由于缺乏高层设计工具,设计者需要较深的软件和硬件专业知识才能开发GPP/RAU架构的程序,阻碍了其大规模应用。提出了一种面向应用的可重构编译器——ASCRA的初始架构,它可以自动将C语言映射为VHDL语言,从而解决可重构计算中自动编译工具的瓶颈。ASCRA编译器主要研究软硬件划分技术和面向硬件的优化技术,如脉动阵列、循环流水技术。在ML505开发平台上,设计实现了ASCRA编译器的验证平台,并通过实验给出了核心程序段生成VHDL代码的综合信息。
吴艳霞顾国昌孙延腾杨敏杨杰牛晓霞孙霖
面向可重构编译技术的RAM访问优化算法
2011年
在基于低层虚拟机的四层C-to-VHDL可重构编译架构上,针对RAM访问和设计执行性能之间的矛盾,提出一种RAM读取优化算法。通过对IR访存指令及数据相关性的分析,创建专用数据通路,优化RAM的访存过程。实验结果表明,该优化算法能够有效减少RAM访问次数。
杨敏吴艳霞顾国昌孙延腾
关键词:FPGA设计
基于VHDL语言的参数化设计方法被引量:9
2010年
随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。
孙延腾吴艳霞顾国昌
关键词:现场可编程门阵列VHDL可移植性参数化设计
基于脉动阵列的HMMer加速系统
2013年
HMMer是用PHMM来对蛋白质或氨基酸序列查询进行分类和匹配的生物信息学软件工具包,但是由于HMMer的并行特性,HMMer在传统的串行化CPU平台上运行十分耗时。采用FPGA对HMMer的核心算法P7Viterbi进行加速,在P7Viterbi算法中存在一个限制并行性的多层循环的迭代间数据依赖关系,以前的工作都是忽略该循环反馈或者串行化这部分程序,从而导致精度和效率的降低。提出了一种基于FPGA的可以适应P7Viterbi的数据依赖特性的基于脉动阵列的并行运算结构,采用自动重算机制来解决阻碍计算并行的回边问题。在FPGA中通过并行流水技术实现的加速系统能够有效地提高HMMer的运算效率。实验结果表明,提出的带有20个运算单元的结构和IntelCore2Duo2.33GHzCPU平台相比,加速比能够达到56.8倍。
陆志坚吴艳霞郭振华孙延腾
关键词:脉动阵列
共1页<1>
聚类工具0