沈海华
- 作品数：65 被引量：108H指数：6
- 供职机构：中国科学院计算技术研究所更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种面向间接跳转分支预测的分支目标缓冲器及设计方法
- 本发明提出一种面向间接跳转分支预测的分支目标缓冲器及设计方法，该方法包括在分支目标缓冲器中，对于间接跳转的分支指令，如果跳转目的地址来源于预先存储到寄存器或内存的值，则在分支目标缓冲器对应项跳转目的地址中添加指向二级硬件...
- 沈海华赵跃辉吴博雅
- 文献传递
- 一种在指令级随机测试中支持EJTAG测试的实现方法
- 本发明公开了一种在指令级随机测试中支持EJTAG测试的方法，包括步骤：a)在指令库中添加EJTAG调试指令SDBBP/DRET；b)在指令模版中添加调试指令相关的约束；c)对指令级随机测试产生引擎进行改进；d)在指令级模...
- 沈海华王朋宇胡伟武
- 文献传递
- 一种用于硅后芯片验证的翻转覆盖率检测方法及装置
- 本发明提出一种用于硅后芯片验证的翻转覆盖率检测方法及装置，涉及超大规模集成电路设计验证领域，该方法包括对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述...
- 沈海华汪文祥
- 文献传递
- 一种基于RAM的降低异构多核切换开销的方法
- 2011年
- 同一程序的不同执行阶段或者不同程序运行时行为特征不同.异构多核处理器包含多种类型处理器核,可以根据程序运行时的行为特征切换到性能、功耗合适的核.异构多核相对于同构多核处理器能够更好地满足性能和功耗要求,但是不同核间切换时保存、恢复程序现场开销严重影响了异构多核处理器的性能.增加少量片上随机存储单元(RAM),并适当优化处理器核硬件结构是有效降低核间切换开销的方法.上述方法使得核间切换时不需要执行切换程序,通过发送RAM读写请求实现了程序现场的保存和恢复.基于龙芯异构多核处理器平台评估了软、硬件实现核间切换开销.实验结果表明上述硬件方法将核间切换开销下降到软件开销的11%,且仅带来了2.49%的面积增加和1.8%的功耗增加.
- 刘奇郝守青沈海华章隆兵
- 关键词：寄存器重命名
- 四核龙芯3号处理器设计
- 胡伟武王剑章隆兵高翔陈云霁范宝峡钟石强沈海华齐子初肖俊华
- 四核龙芯3A处理器采用意法半导体公司(ST)65纳米CMOS工艺设计，在单个芯片上集成4个处理器核和4MB二级Cache，集成2个HT1.0高速IO接口，2个DDR2/3高速内存控制器，主频达到1GHz以上，功耗小于14...
- 关键词：
- 关键词：处理器芯片控制器
- 基于静态特征的硬件木马检测被引量：1
- 2017年
- 分析了集成电路全球化设计、制造致使集成电路易被植入硬件木马(HT)从而使其存在遭受恶意攻击隐患的硬件安全形势,以及现有硬件木马检测方法的技术特点,在此基础上提出了一种基于静态特征的硬件木马检测新方法——HTChecker。HTChecker基于硬件木马的静态特征利用子图同构技术来检测木马。与其他的检测方法相比,它可以快速精确地找出已知特征的硬件木马。为了不受限于机器内存的大小,该方法借助图数据库来存储电路,这样它对超大规模的电路也可以进行检测。使用ISCAS’89和OpenCores benchmark电路对HTChecker进行了评估,木马电路被随机地插入到这些电路中。实验结果显示HTChecker可以快速精确地找出木马,并且不需要"Golden Chip"的辅助。HTChecker可以有效地处理实际的VLSI设计。
- 赵跃辉沈海华
- 关键词：硬件安全木马检测子图同构
- 超大规模集成电路可调试性设计综述被引量：3
- 2012年
- 随着硬件复杂度的不断提高和并行软件调试的需求不断增长,可调试性设计已经成为集成电路设计中的重要内容.一方面,仅靠传统的硅前验证已经无法保证现代超大规模复杂集成电路设计验证的质量,因此作为硅后验证重要支撑技术的可调试性设计日渐成为大规模集成电路设计领域的研究热点.另一方面,并行程序的调试非常困难,很多细微的bug无法直接用传统的单步、断点等方法进行调试,如果没有专门的硬件支持,需要耗费极大的人力和物力.全面分析了现有的可调试性设计,在此基础上归纳总结了可调试性设计技术的主要研究方向并介绍了各个方向的研究进展,深入探讨了可调试性结构设计研究中的热点问题及其产生根源,给出了可调试性结构设计领域的发展趋势.
- 钱诚沈海华陈天石陈云霁
- 基于2D Cache结构的H.264运动补偿访存带宽优化方法被引量：1
- 2012年
- H.264/AVC的运动补偿处理环节需要消耗大量的内存访问带宽,这成为制约其性能的关键因素.分析表明,如此巨大的带宽消耗具体来自5个方面:像素数据的重复读取、地址对齐、突发访问、SDRAM页切换和内存竞争冲突.提出一种基于2D Cache结构的运动补偿带宽优化方法,充分利用像素的重用以减少数据的重复读取.同时通过结合数据在SDRAM中映射方式的优化,将众多短而随机的访问整合为地址对齐的突发访问,并减少了访问过程中页切换的次数.此外还提出了访存的组突发访问模式,以解决SDRAM竞争冲突所引入的开销.实验结果表明采用上述优化设计后,运动补偿的访存带宽降低了82.9～87.6%,同现存优化效率较高的方法相比,带宽进一步减少了64%～87%.在达到相同带宽减少幅度的前提下,所提出的新方法比传统Cache结构电路面积减少91%.该方法目前已在一款多媒体SoC芯片设计中实际应用.
- 汪文祥张广飞沈海华
- 关键词：SDRAMH.264/AVC
- 一种支持精确访存检测的多核处理器随机验证方法及装置
- 本发明提出一种支持精确访存检测的多核处理器随机验证方法及其装置，该方法包括步骤1，将待验证的多核处理器中的用户约束与指令库相结合，生成存在访存冲突的并行程序作为验证向量；运行验证向量，记录验证向量的执行结果及访存操作的时...
- 沈海华赵跃辉谭华哲
- 文献传递
- 一种微处理器指令级随机验证中加速取指的装置和方法
- 本发明公开一种在微处理器指令级随机验证中加速取指的装置和方法，该装置包括微处理器，随机指令控制模块，内存模块；微处理器包括指令高速缓存模块；随机指令控制模块，用于读入验证微处理器的指令和数据信息，并生成页表；根据页表将全...
- 王朋宇陈云霁沈海华胡伟武
