您的位置： 专家智库 > >

王超凡

作品数：11 被引量：11H指数：2
供职机构：东南大学更多>>
发文基金：国家自然科学基金更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 9篇专利
  • 1篇期刊文章
  • 1篇学位论文

领域

  • 5篇自动化与计算...
  • 1篇电子电信

主题

  • 9篇硬件
  • 4篇数据压缩
  • 3篇电路
  • 3篇压缩率
  • 2篇带宽
  • 2篇电路设计
  • 2篇硬件电路
  • 2篇硬件电路结构
  • 2篇硬件实现
  • 2篇散列
  • 2篇能效
  • 2篇排序
  • 2篇字符
  • 2篇字符串
  • 2篇无损压缩算法
  • 2篇可配置
  • 2篇基于硬件
  • 2篇计算机
  • 2篇计算机处理器
  • 2篇高带宽

机构

  • 11篇东南大学

作者

  • 11篇王超凡
  • 10篇李冰
  • 10篇董乾
  • 10篇顾巍
  • 9篇赵霞
  • 9篇刘勇
  • 9篇陈帅
  • 8篇王刚
  • 1篇程鹏
  • 1篇王凡
  • 1篇张余
  • 1篇杜清

传媒

  • 1篇电子学报

年份

  • 2篇2018
  • 2篇2017
  • 1篇2016
  • 6篇2015
共 11 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种LZ77压缩算法输出结果的存储方法
本发明公开的一种LZ77压缩算法输出结果的存储方法，将LZ77压缩算法的输出结果拆分成两部分进行存储，分别为索引部分和数据部分；通过索引部分的信息，来说明数据部分的内容，针对LZ77压缩算法硬件实现方式，可以配合编码模块...
李冰王超凡董乾赵霞刘勇陈帅王刚顾巍
文献传递
一种高效数据压缩加密系统
本发明公开了一种高效数据压缩加密系统，包括数据输入控制模块、数据缓存模块、压缩加密模块以及数据输出控制模块，所述数据输入控制模块控制接收的数据以及控制信号存储至数据缓存模块中，所述压缩加密模块包括压缩方式控制模块、通用G...
李冰杜清陈帅董乾赵霞刘勇王凡张余王超凡程鹏顾巍
文献传递
一种Burrows Wheeler变换硬件处理装置
本发明公开了一种Burrows Wheeler变换（Burrows Wheeler Transform，简称BWT）硬件处理装置。该装置包括：数据接收模块，用于接收待排序字符串；数据存储模块，用于存储待排序字符串及其序号...
李冰顾巍王超凡陈帅董乾赵霞刘勇王刚
文献传递
一种基于硬件的可配置的数据压缩系统
本发明公开了一种基于硬件的可配置的数据压缩系统，包括字典维护模块、数据请求模块、数据压缩模块以及数据输出模块，本发明公开的可配置的硬件数据压缩系统，使用可编程逻辑器件(FPGA)来实现数据压缩功能，附加相关与PC机通信的...
李冰王超凡董乾赵霞刘勇陈帅王刚顾巍
文献传递
一种SRAM芯片的PUF特性测试方法及装置
本发明公开了一种SRAM芯片的PUF特性测试方法。本发明方法包括：步骤1、向待测SRAM芯片中的每个存储单元写入测试数据；步骤2、按照预设次数反复读取待测SRAM芯片中的每个存储单元的输出数据，并统计各存储单元输出数据在...
李冰顾巍陈帅董乾赵霞刘勇王刚王超凡
文献传递
一种改进型LZ4压缩算法的硬件实现系统
本发明公开了一种改进型LZ4压缩算法的硬件实现系统，提供了超过目前现有的LZ系列无损压缩算法的处理速度，非常适合于高带宽数据压缩场合。本发明的一种改进型LZ4压缩算法的实现方法采用全范围逐字散列的方法，改进了原始LZ4算...
李冰顾巍王超凡董乾陈帅赵霞刘勇王刚
基于FPGA的LZ77和LZW混合压缩算法的实现
数字化信息时代的互联网技术带来了海量数据的产生，同时复杂的系统和频繁的数据交换以及数据处理的实时性，对信息的存储空间和网络传输提出了更高的要求。无损数据压缩技术可在不损失有效信息的前提下，通过缩减信息数据量以减少信息存储...
王超凡
关键词：电路设计压缩率
一种基于硬件的可配置的数据压缩系统
本发明公开了一种基于硬件的可配置的数据压缩系统，包括字典维护模块、数据请求模块、数据压缩模块以及数据输出模块，本发明公开的可配置的硬件数据压缩系统，使用可编程逻辑器件(FPGA)来实现数据压缩功能，附加相关与PC机通信的...
李冰王超凡董乾赵霞刘勇陈帅王刚顾巍
Gzip压缩的硬件加速电路设计被引量：7
2017年
硬件无损压缩技术可以发挥专用电路的速度和功耗优势,被广泛应用于大数据计算以及通信领域.本文以GNUzip(Gzip)数据无损压缩技术为原型设计了一种硬件压缩电路.通过采用双Hash函数、并行匹配处理、面向硬件存储的LZ77压缩存储格式、高效数据拼接器等加速方法,发挥并行计算和流水线结构优势,提升压缩速率.该硬件压缩电路基于Verilog HDL设计,使用现场可编程门阵列(FPGA)进行测试和验证.测试数据表明:与软件压缩方式相比,该硬件压缩电路在获得适中压缩率(65.9%)的同时,其压缩速率得到显著提升,平均压缩速率达171Mb/s,满足网络通信、数据存储等实时压缩应用需求.
李冰王超凡顾巍董乾
关键词：GZIP硬件LZ77FPGA
一种改进型LZ4压缩算法的硬件实现系统
本发明公开了一种改进型LZ4压缩算法的硬件实现系统，提供了超过目前现有的LZ系列无损压缩算法的处理速度，非常适合于高带宽数据压缩场合。本发明的一种改进型LZ4压缩算法的实现方法采用全范围逐字散列的方法，改进了原始LZ4算...
李冰顾巍王超凡董乾陈帅赵霞刘勇王刚
文献传递
全选 清除 导出
共2页<12>
聚类工具0