您的位置： 专家智库 > >

赵荣琦

作品数：3 被引量：7H指数：1
供职机构：东南大学集成电路学院更多>>
发文基金：中央高校基本科研业务费专项资金江苏省普通高校研究生科研创新计划项目江苏省自然科学基金更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 1篇期刊文章
  • 1篇学位论文
  • 1篇专利

领域

  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇延迟锁相环
  • 3篇锁相
  • 3篇锁相环
  • 2篇低抖动
  • 2篇相位
  • 2篇TDC
  • 1篇电路
  • 1篇电路设计
  • 1篇动态范围
  • 1篇多相位
  • 1篇延迟线
  • 1篇时钟
  • 1篇时钟抖动
  • 1篇数模
  • 1篇数模转换
  • 1篇相位误差
  • 1篇消除谐波
  • 1篇谐波
  • 1篇芯片
  • 1篇芯片设计

机构

  • 3篇东南大学

作者

  • 3篇赵荣琦
  • 2篇郑丽霞
  • 2篇张有志
  • 2篇吴金
  • 1篇孙伟锋
  • 1篇李超
  • 1篇李文波
  • 1篇江琦

传媒

  • 1篇电子学报

年份

  • 1篇2017
  • 1篇2016
  • 1篇2015
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种应用于TDC的低抖动延迟锁相环电路设计
时钟产生电路作为集成电路的关键组成部分，在很大程度上影响着系统芯片的性能。系统内部高频时钟信号的数量、频率高低及其稳定性、多相时钟信号的相位关系都与系统性能息息相关，对于时间数字转换TDC电路，与时钟质量关系更为密切。D...
赵荣琦
关键词：延迟锁相环数模转换芯片设计
一种采用新型错误锁定检测电路的延迟锁相环
本发明公开了一种采用新型错误锁定检测电路的延迟锁相环，包括错误锁定检测电路、鉴相器、电荷泵、低通滤波器及电压控制延迟线，错误锁定检测电路检测电压控制延迟线的各输出相位时钟，并将检测信号输入鉴相器，向电荷泵输出充放电控制信...
吴金张有志江琦李文波赵荣琦郑丽霞孙伟锋
文献传递
一种应用于TDC的低抖动延迟锁相环电路设计被引量：6
2017年
本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz-200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰-峰值抖动最大为85.3ps,均方根抖动最大为9.44ps,可满足亚纳秒级时间分辨的TDC应用需求.
吴金张有志赵荣琦李超郑丽霞
关键词：延迟锁相环宽动态范围时钟抖动
全选 清除 导出
共1页<1>
聚类工具0