您的位置: 专家智库 > >

王春华

作品数:10 被引量:0H指数:0
供职机构:合肥工业大学更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 9篇专利
  • 1篇期刊文章

领域

  • 2篇电子电信
  • 2篇自动化与计算...

主题

  • 4篇视频编解码
  • 4篇解码
  • 4篇加法器
  • 4篇复用
  • 4篇编解码
  • 2篇低功耗
  • 2篇对数似然比
  • 2篇移位器
  • 2篇译码
  • 2篇源数据
  • 2篇中间值
  • 2篇容错
  • 2篇容错路由
  • 2篇容错性
  • 2篇上网
  • 2篇时延
  • 2篇数据处理
  • 2篇数据处理系统
  • 2篇似然
  • 2篇似然比

机构

  • 10篇合肥工业大学

作者

  • 10篇王春华
  • 9篇宋宇鲲
  • 8篇张多利
  • 7篇杜高明
  • 4篇郭晨阳
  • 4篇张阿敏
  • 3篇李斌
  • 2篇尹勇生
  • 1篇罗乐
  • 1篇倪伟

传媒

  • 1篇电子科技

年份

  • 2篇2022
  • 1篇2021
  • 4篇2019
  • 1篇2017
  • 2篇2016
10 条 记 录,以下是 1-10
排序方式:
一种应用于视频编解码的DC预测电路及其方法
本发明一种应用于视频编解码的DC预测电路和DC预测方法;其特征是包括加法器复用模块、中间值寄存器模块、状态自适应机控制模块;加法器复用模块通过复用加法器得到资源的最大有效利用;中间值寄存器模块通过把重要的中间值存储传递给...
杜高明郭晨阳张阿敏张多利宋宇鲲王春华
文献传递
一种基于预判机制的极化码译码系统及其方法
本发明公开了一种基于预判机制的极化码译码系统及其方法,其系统包括:查找表模块、控制模块、输入模块、对数似然比计算模块、路径度量值计算模块、排序模块;查找表模块用于计算满足列表宽度等于候选路径条件的层数;控制模块用于判断当...
杜高明李斌张多利尹勇生胡国庆宋宇鲲王春华
文献传递
一种应用于视频编解码的Planar预测电路及Planar预测方法
本发明公开了一种应用于视频编解码的Planar预测电路及Planar预测方法;其特征包括移位器复用模块、状态机控制模块、加法器复用模块;移位器复用模块通过复用移位器得到资源的最大有效利用;状态机控制模块控制数据的传输和计...
杜高明张阿敏郭晨阳张多利宋宇鲲王春华
文献传递
一种包含片上网络容错路由的数据处理系统
本申请公开了一种包含片上网络容错路由的数据处理系统,该数据处理系统包括:数据接收模块以及路由容错模块;数据接收模块用于获取外接发送设备上传的待处理数据,并将待处理数据记作源数据,发送源数据至路由容错模块;路由容错模块用于...
张多利孙琦张玄王春华宋宇鲲
文献传递
一种应用于视频编解码的DC预测电路及其方法
本发明一种应用于视频编解码的DC预测电路和DC预测方法;其特征是包括加法器复用模块、中间值寄存器模块、状态自适应机控制模块;加法器复用模块通过复用加法器得到资源的最大有效利用;中间值寄存器模块通过把重要的中间值存储传递给...
杜高明郭晨阳张阿敏张多利宋宇鲲王春华
一种应用于视频编解码的Planar预测电路及Planar预测方法
本发明公开了一种应用于视频编解码的Planar预测电路及Planar预测方法;其特征包括移位器复用模块、状态机控制模块、加法器复用模块;移位器复用模块通过复用移位器得到资源的最大有效利用;状态机控制模块控制数据的传输和计...
杜高明张阿敏郭晨阳张多利宋宇鲲王春华
一种基于预判机制的极化码译码系统及其方法
本发明公开了一种基于预判机制的极化码译码系统及其方法,其系统包括:查找表模块、控制模块、输入模块、对数似然比计算模块、路径度量值计算模块、排序模块;查找表模块用于计算满足列表宽度等于候选路径条件的层数;控制模块用于判断当...
杜高明李斌张多利尹勇生胡国庆宋宇鲲王春华
一种基于任务移动的多核系统静态任务调度方法
本发明公开了一种基于任务移动的多核系统静态任务调度方法,该方法包括:步骤S10,根据接收到的多个待执行任务,生成第一调度列表;步骤S20,根据待执行任务的数量,确定任务移动范围;步骤S30,选取任一待执行任务作为自由任务...
宋宇鲲罗乐王春华倪伟
文献传递
一种包含片上网络容错路由的数据处理系统
本申请公开了一种包含片上网络容错路由的数据处理系统,该数据处理系统包括:数据接收模块以及路由容错模块;数据接收模块用于获取外接发送设备上传的待处理数据,并将待处理数据记作源数据,发送源数据至路由容错模块;路由容错模块用于...
张多利孙琦张玄王春华宋宇鲲
文献传递
一种高性能RLWE加密处理器的设计与实现
2022年
RLWE加密方案是后量子时代格密码系统中最有潜力的候选方案之一。针对RLWE加密处理器存在的高延迟、低吞吐率的问题,文中提出了一种高性能RLWE加密处理器硬件架构。该结构采用了两个NTT模块和4个蝶形模块的并行结构。在预计算和后计算过程中,利用4个蝶形模块中的乘法器进行并行计算。在加密过程中,NTT运算与密文计算并行处理。在NTT以及INTT运算的处理过程中,将数据的读写过程及计算过程进行乒乓操作,从而隐藏数据的读写周期,降低RLWE加密处理器的延迟,提高了RLWE加密处理器的吞吐率。设计资源复用的硬件架构,在加密、解密过程复用蝶形模块中的乘法器和加法器,INTT复用NTT的电路结构,从而降低加密处理器硬件资源消耗。在Spartan-6 FPGA开发平台上实现了参数为n=256,q=65537的加密处理器。实验结果表明,文中提出的加密时间仅为12.18μs,吞吐率为21.01 Mbit·s^(-1),解密时间仅为8.65μs,吞吐率为29.60 Mbit·s^(-1)。与其他加密处理器的对比实验表明,文中所提出的加密处理器的延迟和吞吐率均得到了改善。
王春华李斌杜高明李桢旻
关键词:现场可编程门阵列加密
共1页<1>
聚类工具0