周灏
- 作品数：5 被引量：7H指数：1
- 供职机构：华东师范大学信息科学技术学院微电子电路与系统研究所更多>>
- 发文基金：上海市国际科技合作基金上海市科学技术委员会资助项目上海市教育委员会重点学科基金更多>>
- 相关领域：电子电信更多>>
- 433MHz ASK接收机射频前端版图设计被引量：5
- 2007年
- 设计了一款433 MHz ASK接收器射频前端电路(包括低噪声放大器和混频器)的版图。射频段电路对寄生效应特别敏感,设计对版图的复杂程度、面积以及由版图造成的寄生进行折中,最大程度地降低寄生对电路的影响。针对低噪声放大器电路对噪声以及混频器电路对于对称性的高要求,着重阐述了设计中对噪声的处理和实现对称性的方法。采用UMC 0.18μm工艺库进行设计和流片。将后仿真及流片测试结果与前仿真结果进行对比,得出该设计能够较好地维持原电路性能,满足系统设计要求。
- 吴岳婷张润曦沈怿皓陈元盈周灏赖宗声
- 关键词：射频前端版图保护环
- 符合EPC C1G2标准的阅读器数字基带编解码模块设计和FPGA验证
- 2009年
- 编解码模块是RFID阅读器数字基带的重要模块,负责对来自数据存储单元的信号编码以及对来自采样模块的信号解码。本文设计了符合EPC C1G2标准的阅读器数字基带部分的编解码模块,并且在FPGA上验证。编解码模块包括CRC编码和校验,PIE编码,FM0解码。FPGA验证结果显示该设计能够在协议规定的频率范围内正常工作。
- 周灏陈亦灏许帅赖宗声
- 关键词：循环冗余校验PIE
- 433MHz ASK接收机射频前端版图设计
- 设计了一款433MHz ASK接收器射频前端电路(包括低噪声放大器和混频器)的版图。射频段电路对寄生效应特别敏感，设计对版图的复杂程度，面积以及由版图造成的寄生进行折中，最大程度降低寄生对电路的影响。针对低噪声放大器电路...
- 吴岳婷张润曦沈怿皓陈元盈周灏赖宗声
- 关键词：电路设计接收机版图设计噪声控制
- 延迟锁相环控制模块的VLSI设计与实现被引量：1
- 2008年
- 介绍了一种可用于DLL的控制模块,设计了控制模块的具体电路,并着重优化了控制算法,使其锁定速度快、支持的输入时钟信号频率范围大、延迟信号相位抖动小。采用SMIC 0.18μm CMOS工艺库进行设计和实现。经仿真测试,电路工作范围可达到10 MHz～1 GHz,最大锁定周期为32个输入时钟周期,最大相位抖动小于28 ps。整个控制模块芯片面积为300μm×350μm。
- 赖琳晖周灏雷奥李小进赖宗声
- 关键词：延迟锁相环控制模块相位抖动VLSI
- 高性能多模可编程CMOS输出缓冲器的研究实现被引量：1
- 2008年
- 提出了一种应用于专用集成电路(ASIC)和FPGA高速IO接口的通用型数据输出缓冲器(Output Buffer)及其ESD(Electrostatic Discharge)保护电路。电路采用新型三组电源供电模式,通过编程点精确控制输出驱动能力,支持多达16种最常用的数据传输协议,电路采用SMIC0.18μm CMOS MM工艺实现。仿真结果表明:output buffer输出信号可满足所有协议的电气要求,支持的所有协议均至少可在250MHz频率下进行数据传输,传输延迟保持在660ps^1180ps之间。
- 陈子晏马和良陈磊杨华周灏谢传文赖宗声景为平
- 关键词：输出缓冲器静电保护电路
