朱世凯
- 作品数：12 被引量：0H指数：0
- 供职机构：复旦大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种适用于2.5D多核系统的融合存储器的片外加速器
- 本发明属于多核处理器设计技术领域，具体为一种适用于2.5D多核系统的融合存储器的片外加速器。该片外加速器包括：逻辑控制电路（包括指令译码器、状态寄存器）、存储器（以阵列方式组织）、加速器、可配置互连网络。逻辑控制电路从处...
- 虞志益朱世凯林杰周炜周力君
- 文献传递
- 一种适用于片上网络的测试系统和方法
- 本发明属于计算机片上网络系统的测试技术领域，具体为一种适用于片上网络的测试系统和方法。本发明的测试系统包括一个控制器和一个二维网格片上网络，控制器生成配置、测试信息和测试控制信号，实现全局同步测试；二维网格片上网络实现测...
- 周炜虞志益俞剑明林杰贺茂飞朱世凯
- 文献传递
- 一种SerDes技术中的错位检测与纠错电路
- 本发明属于SerDes串行通信技术领域，具体为一种SerDes技术中的错位检测与纠错电路。本发明由发送端数字电路和接收端数字电路两大部分组成。在发送端，由发送端控制器启动校验码发生电路依次产生N位全“1”的同步信号和仅最...
- 虞志益林杰周力君周炜朱世凯俞剑明
- 一种SerDes技术中的错位检测与纠错电路
- 本发明属于SerDes串行通信技术领域，具体为一种SerDes技术中的错位检测与纠错电路。本发明由发送端数字电路和接收端数字电路两大部分组成。在发送端，由发送端控制器启动校验码发生电路依次产生N位全“1”的同步信号和仅最...
- 虞志益林杰周力君周炜朱世凯俞剑明
- 文献传递
- 一种可拓展的2.5D多核处理器架构
- 本发明属于多核处理器技术领域，具体为一种可拓展的2.5D多核处理器架构。本发明由两维网格结构的片上网络互连的多核处理器芯片，通过SerDes接口提供的高速数据传输通道和拓展的芯片通信。纵向上，处理器通过片外存储接口和片外...
- 虞志益林杰朱世凯俞剑明周炜周力君
- 文献传递
- 一种可共享和自配置缓存的路由器结构
- 本发明属于可靠性片上网络设计领域，具体为应用于片上网络的一种可共享和自配置缓存的路由器结构。本发明包括缓存单元、路由计算单元、数据交换开关、仲裁器、邻近通道状态监视器和本地通道状态监视器。本发明在常规的路由器结构中加入了...
- 虞志益周炜俞剑明林杰朱世凯
- 一种面向SerDes技术中基于FIFO协议的数字接口电路
- 本发明属于SerDes串行通信技术领域，具体为一种面向SerDes技术中基于FIFO协议的数字接口电路。本发明由发送端数字电路和接收端数字电路两大部分组成。本发明在SerDes数模接口中引入数字系统设计中经典的同步、异步...
- 虞志益林杰周炜朱世凯周力君俞剑明
- 文献传递
- 基于存储计算的可重构加速架构设计
- 2016年
- 为降低存储墙以及传统的冯诺依曼瓶颈对计算系统高性能和低功耗设计带来的影响,提出一种基于存储计算的硬件加速架构。将排列规则的存储阵列转化为可重构的计算源,在保证原来存储功能的情况下,完成特定运算,实现存储和计算的双重功能;采用后台数据传输机制隐藏处理器和片外存储计算逻辑通信的延时,充分利用存储器的块状组织结构,以高带宽实现不同任务的并行计算,提高系统性能。实验结果表明,相对于传统的加速结构,采用该架构可以使系统以低于2%的硬件开销,提升至少2倍性能。
- 朱世凯虞志益
- 关键词：处理器加速器并行计算
- 一种可拓展的2.5D多核处理器架构
- 本发明属于多核处理器技术领域，具体为一种可拓展的2.5D多核处理器架构。本发明由两维网格结构的片上网络互连的多核处理器芯片，通过SerDes接口提供的高速数据传输通道和拓展的芯片通信。纵向上，处理器通过片外存储接口和片外...
- 虞志益林杰朱世凯俞剑明周炜周力君
- 一种适用于2.5D多核系统的融合存储器的片外加速器
- 本发明属于多核处理器设计技术领域，具体为一种适用于2.5D多核系统的融合存储器的片外加速器。该片外加速器包括：逻辑控制电路（包括指令译码器、状态寄存器）、存储器（以阵列方式组织）、加速器、可配置互连网络。逻辑控制电路从处...
- 虞志益朱世凯林杰周炜周力君
